「interface circuit」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

Then, the position estimation circuit 100 is made to function as a remote controller by outputting a command corresponding to the position of the head through an output interface 200 to external equipment.例文帳に追加

そして位置推定回路１００は、頭部の位置に応じたコマンドを、出力インタフェース２００を通じて外部機器に出力して、リモートコントローラとして機能するようにしたものである。 - 特許庁

Conductive routes 37, 38 on the external circuit board are connected to the interface contacts 33 of the power converter for purpose of heat dissipation and remove the heat that the power converter generates via a heat sink.例文帳に追加

外部回路基板上の導電経路３７，３８は熱放散のためパワーコンバータのインタフェース接点３３結合し，パワーコンバータが発生する熱をヒートシンクを介して除去する。 - 特許庁

To provide an interface circuit capable of accurately realizing data transfer regardless of a system configuration without increasing the power consumption or chip area of a system configuration device.例文帳に追加

システム構成にかかわらず正確にデータ転送をシステム構成デバイスの消費電力およびチップ面積を増大させることなく実現することのできるインターフェイス回路を提供する。 - 特許庁

To provide a technology which enables a call even in a state where a telephone is placed on a mounting board and which need not mounting a control circuit for interface switching with the telephone on the mounting board.例文帳に追加

電話機を載置台に載置した状態でも通話が可能であり、且つ載置台に、電話機とのインターフェース切替用の制御回路を搭載する必要のない技術を提供する。 - 特許庁

The interface circuit 93 outputs a signal that indicates the occurrence of abnormal conditions to the MPU 82 when a detection signal from the variable prize-winning detecting sensor 22e is abnormal.例文帳に追加

ここで、インターフェース回路９３は、可変入賞検知センサ２２ｅからの検知信号が異常となった場合には、ＭＰＵ８２に対して異常が発生したことを示す信号を出力する。 - 特許庁

Each application A, B, etc. is successively substituted by each library, and operation simulation is performed thereto, whereby the performance of a semiconductor integrated circuit can be evaluated, and an optimum interface can be composed.例文帳に追加

各アプリケーションＡ，Ｂ，…を順次各ライブラリで置換して動作シミュレーションを行なうことで、半導体集積回路の性能が評価でき、最適なインターフェースを合成することができる。 - 特許庁

An interface device 9 prevents the resolution of luminance gradation from decreasing by setting a dynamic range Vref of an A/D converting circuit according to peak value of an analog video signal Vin.例文帳に追加

本発明のインターフェース装置９は、アナログ映像信号Ｖinのピーク値に応じてＡ／Ｄ変換回路のダイナミックレンジＶrefを設定して、輝度の階調の分解能が低減するのを防止する。 - 特許庁

The selection and setting of the serial interface circuit about the device to be controlled that is connected to a controller 2 can be managed by a database 26 to avoid setting errors.例文帳に追加

コントローラ２に接続される被制御機器についてのシリアルインターフェース回路の選択設定をデータベース２６により管理することができ、誤設定を回避することが可能になる。 - 特許庁

These control commands, added with channel data and as serial data SD, are supplied from each of computers 40 and 50 to a serial interface circuit 15, in synchronization with timing signals CK.例文帳に追加

これらの制御コマンドは、チャンネルデータが付加されてシリアルデータＳＤとして、各マイクロコンピュータ４０，５０からクロック信号ＣＫに同期してシリアルインターフェース回路１５に供給される。 - 特許庁

The selector 64 takes a signal from an external input terminal 73 as an input and selectively outputs the input to an input of the interface circuit 50, the input of the selector 61, or the input of the selector 62.例文帳に追加

セレクタ６４は、外部入力端子７３からの信号を入力とし、インターフェイス回路５０の入力、セレクタ６１の入力またはセレクタ６２の入力へ選択して出力する。 - 特許庁

To make an AC like output current signal a differential signal and to eliminate almost a DC like offset when a current value is 0 in a current output interface circuit.例文帳に追加

電流出力インターフェース回路において、交流的な出力電流信号を差動信号とするとともに電流値の値が0 の時の直流的なオフセットを殆んど無くする。 - 特許庁

An interface device 9 prevents the deterioration of the resolution of gradation of the brightness by setting a dynamic range of a display signal conversion circuit in accordance with a peak value of a digital display signal.例文帳に追加

本発明のインターフェース装置９は、デジタル表示信号のピーク値に応じて表示信号変換回路のダイナミックレンジを設定して、輝度の階調の分解能が低減するのを防止する。 - 特許庁

Data in a digital signal processing process are taken into the CPU 11 through a CPU interface circuit 10, and graphing operation thereof is performed by the CPU 11, and bitmap data thereof are recorded in a RAM 12.例文帳に追加

このディジタル信号処理過程のデータをＣＰＵインターフェース回路１０を介しＣＰＵ１１に取込み、ＣＰＵ１１でグラフ化演算を行い、そのビットマップデータをＲＡＭ１２に記録する。 - 特許庁

Furthermore, a video display system is also provided which includes an interface drive circuit for generating an export voltage signal of high-voltage level that utilizes the first and second drive voltages generated by the level shifter.例文帳に追加

さらに、該レベルシフタが発生させた第１、第２の駆動電圧を利用し高電圧レベルの輸出電圧信号を発生させる界面駆動回路を含む映像表示系統も提供した。 - 特許庁

After AV data inputted through an AV interface 34 are stored in an AV buffer circuit 18, jumbo packet data of 32K bytes, for example, are created in a packet processing part 35.例文帳に追加

ＡＶインタフェース３４を介して入力したＡＶデータをＡＶバッファ回路１８に格納した後に、パケット処理部３５において、例えば３２Ｋバイトのジャンボパケットデータを生成する。 - 特許庁

A method for reinforcing stability related to an individual line interface circuit 20 includes a step for measuring a phase angle between a battery voltage and an output voltage.例文帳に追加

個々の通信ラインインタフェース回路（２００）に関連づけられた安定度を強化するための方法は、バッテリ電圧と出力電圧との間の位相角を測定するステップを含む。 - 特許庁

The interface chip IF is provided with a chip selection address generation circuit 42 which generates a chip selection address SID(IF) from address signals and chip selection signals responding to mode signals MODE.例文帳に追加

インターフェースチップＩＦは、モード信号ＭＯＤＥに応じてアドレス信号及びチップ選択信号からチップ選択アドレスＳＩＤ（ＩＦ）を生成するチップ選択アドレス生成回路４２を備える。 - 特許庁

A check circuit is set on an interface that transfers BMM form data of one page to a printer engine, which is connected in parallel to monitor (SNOOP) whether or not the whole of one page is blank data.例文帳に追加

１ページ分のＢＭＭ形式データをプリンタエンジンに転送するインターフェイス上で、１ページ分が全て白紙データか否かを、並列に接続して監視（ＳＮＯＯＰ）するチェック回路を設ける。 - 特許庁

In the call start of a network terminating device 10, after the lapse of prescribed time from the establishment of synchronism of a U point interface, a switching circuit 16 is disconnected from a subscriber's line L1-L2.例文帳に追加

網終端装置１０の発信起動時に、Ｕ点インターフェースの同期が確立してから所定時間の経過後に、切替回路１６を加入者線路Ｌ１−Ｌ２から切り離す。 - 特許庁

To provide a connector mounting structure capable of enhancing connection between an interface cable and an electronic circuit board with a simple structure, and of reinforcing the grounding of a shield as required.例文帳に追加

簡易な構成でインタフェースケーブルと電子回路基板との接続の強化を図ることができ、かつ、必要に応じてシールドのグランド強化を図ることが可能なコネクタ実装構造を提供する。 - 特許庁

An authenticity information process part 13 receives a bit sequence (question bit sequence) sent out of a host microprocessor 11 on the side of a device main body 6 through an authenticity judging circuit interface part 12.例文帳に追加

真偽情報処理部１３は、装置本体６側のホストマイクロプロセッサ１１から真偽判定回路インタフェース部１２を介して送出されるビット列（質問ビット列）を受信する。 - 特許庁

The DSP 25a directly performs access to the memory card 30 via a memory card interface circuit 25b, and, then, the compression musical data is read by sector as a unit.例文帳に追加

そして、このセクタ順序情報に応じて、ＤＳＰ２５ａがメモリカードインタフェース回路２５ｂを介してメモリカード３０に対し直接アクセスし、これにより圧縮音楽データをセクタ単位で読み出す。 - 特許庁

The image data stored in the transfer buffer memory 131 is transferred to a transfer buffer memory 231 provided to an interface circuit 23 of a personal computer 2 connected by an IEEE-1394 cable 3.例文帳に追加

転送用バッファメモリ１３１に格納された画像データは、IEEE-1394ケーブル３で接続されているパソコン２のインターフェイス回路２３に設けられている転送用バッファメモリ２３１に転送される。 - 特許庁

The single-chip microcomputer includes; a first bus having a CPU and a cache memory connected therewith; a second bus having a DMAC and an external bus interface circuit connected therewith; and a first control circuit which is connected to the first and the second busses and includes an address transfer circuit for selectively transferring an address signal on the first bus to the second bus.例文帳に追加

ＣＰＵとキャッシュメモリとが接続される第１バスと、ＤＭＡＣと外部バスインターフェイス回路とが接続される第２バスと、上記第１と第２バス接続され、上記第１バス上のアドレス信号を選択的に上記第２バスへ転送するアドレス転送回路を含む第１制御回路とを備える。 - 特許庁

A circuit pattern for forming a control unit exclusive to a preselected interface, and a circuit pattern for forming a high frequency circuit for radio communication common to a plurality of preselected different interfaces, are provided for each of board division regions 3A, 3B defined by the division lines 2.例文帳に追加

区分線２により区画された各基板区分領域３Ａ，３Ｂには、それぞれ、予め選定されたインターフェースに専用の制御部を構成するための回路パターンと、予め選定された複数の異なるインターフェースに共通に対応する無線通信用の高周波回路を構成するための回路パターンとを設ける。 - 特許庁

To achieve this purpose, the disk drive unit includes: an electronic circuit board 5; a point hole part 3 for inspection, provided on the electronic circuit board 5; a serial interface connector 6 provided at the same end face of the electronic circuit board as the point hole part 3 for inspection; and a notch part 2 provided at the side of the point hole part 3 for inspection.例文帳に追加

そしてこの目的を達成するために、本発明は、電子回路基板５と、前記電子回路基板５上には、検査用ポイント孔部３と、前記検査用ポイント孔部３と同じ前記電子回路基板端面にシリアルインターフェイスコネクタ６と、前記検査用ポイント孔部３の横に切欠部２と、を備えたものである。 - 特許庁

To provide a semiconductor integrated circuit device for eliminating a through current in an output circuit for inputting data signals at the time of not outputting the data signals to the outside and reducing the layout area of the output circuit which is an interface connected to a pad to be an output terminal.例文帳に追加

データ信号を外部に出力しないとき、データ信号が入力される出力回路において、貫通電流をなくし、又、出力端子となるパッドに接続されるインターフェィスである出力回路のレイアウト面積が低減された半導体集積回路装置を提供することを目的とする。 - 特許庁

The control circuit 124 controls a control command and transfer of image data between itself and the interface 10, writing/reading of image data of the memory cell array 11, format conversion of image data in the YUV-RGB conversion circuit 121 and in the α blend circuit 122, and blending and transfer of image data relative thereto.例文帳に追加

制御回路１２４は、インタフェース１０との間で制御コマンドおよび画像データの授受、メモリセルアレイ１１の画像データの読出し／書込み、ＹＵＶ−ＲＧＢ変換回路１２１およびαブレンド回路１２２における画像データのフォーマット変換、並びにブレンディングおよびそれらにかかわる画像データの転送を制御する。 - 特許庁

A plurality of core chips CC0 to CC7 respectively include: a data output circuit 54o for outputting read data to an interface chip IF in response to a read command; and an output timing adjustment circuit 400 for adjusting the duration from the time when receiving the read command until the read data are outputted by the data output circuit 54o.例文帳に追加

複数のコアチップＣＣ０〜ＣＣ７は、リードコマンドに応答してインターフェースチップＩＦにリードデータを出力するデータ出力回路５４ｏと、リードコマンドを受け付けてからデータ出力回路５４ｏによってリードデータが出力されるまでの時間を調整する出力タイミング調整回路４００とをそれぞれ含む。 - 特許庁

In the radio communication equipment 2, when the instruction is received by data communication equipment interface circuit 25, a call is originated from a control circuit 26 to a communication network 8 by a FAX equipment operation control recognizing circuit 31, the call is connected with a communicating party, and an instruction is performed for transferring the call from the radio communication equipment 2 to FAX equipment 9.例文帳に追加

無線通信装置２では前記指示をデータ通信装置インタフェース回路２５で受信すると、ＦＡＸ装置動作制御認識回路３１は制御回路２６から通信網８に発信し、通信相手と呼接続し、無線通信装置２からＦＡＸ装置９へ呼を転送する指示を行う。 - 特許庁

A receiver side STM descramble circuit 14 descrambles the parallel data 106 into the signal parallel data prior to bit rearrangement on the basis of the bit rearrangement information 110, checks parity by using parity bit 108 received from the high-speed interface circuit 10 via the receiver side STM frame synchronization circuit 12 and outputs a parity error alarm 114.例文帳に追加

受信側STM デスクランブル回路14では、ビット並べ替え情報110 に基づいてパラレルデータ106 からビット並べ替え前の元のパラレルデータを復元し、高速インタフェース回路10から受信側STM フレーム同期回路12を介して送られてくるパリティビット108 を用いてパリティチェックを行い、パリティ誤り警報114 を出力する。 - 特許庁

The subscriber interface circuit 111 has a power feeding circuit for feeding either a first voltage or second voltage higher than the first voltage to a subscriber's line and a switching circuit 109 for switching the first voltage and the second voltage as a voltage to be supplied to the subscriber's line.例文帳に追加

加入者インタフェース回路１１１は、加入者回線に第１の電圧と前記第１の電圧より高い電圧である第２の電圧とのずれかを供給する給電回路と、加入者回線に供給する電圧として前記第１の電圧と前記第2の電圧とを切替える切替え回路１０９とを有する。 - 特許庁

Further, disposed are a first power circuit 16 which receives an external signal/external electric power from outside through an interface connector 12 and generates a voltage/current as a basic power source for the whole display device 10 based upon the external electric power; and a second power circuit 18 and an inverter power circuit 20 as an internal power source.例文帳に追加

また、外部からインタフェースコネクタ１２を介して外部信号・外部電源を受け取り、外部電源を元に、表示装置１０全体の基本電源となる電圧・電流を作り出す第１電源回路１６と、内部電源としての第２電源回路１８とインバータ電源回路２０とが配置される。 - 特許庁

In the immobilizer device, a microcomputer forbids the operation of a feeder circuit 23 even if a signal to the effect of requesting start is input from an input interface circuit 26 when determining that a computed value computed from a calculation expression having the operating time and nonoperating time of the feeder circuit 23 as elements is larger than a predetermined threshold value.例文帳に追加

マイコン２２は、給電回路２３の動作時間と非動作時間とを要素とする計算式から算出される算出値が所定の閾値よりも大きいと判断した場合には、入力インターフェース回路２６から始動を要求する旨の信号が入力されても給電回路２３の動作を禁止する。 - 特許庁

The integrated circuit includes: a processor; an arithmetic circuit group including a plurality of arithmetic units and connection paths interconnecting the arithmetic units in a connection revisable way; exclusive hardware with parameters capable of revising processing specifications through parameter setting, and an inter-module interface for interconnecting the processor, the arithmetic circuit group, and the exclusive hardware with the parameter.例文帳に追加

集積回路は、プロセッサと、複数の演算器と該演算器間を変更可能に接続する接続経路とを含む演算回路群と、パラメータ設定により処理仕様を変更できるパラメータ付専用ハードウェアと、該プロセッサ、該演算回路群、該パラメータ付専用ハードウェアを互いに接続するモジュール間インターフェースを含む。 - 特許庁

When a micro-computer judges that a calculation value calculated from a calculation equation making an operation time and a non-operation time of a feeder circuit 23 as an element is larger a predetermined threshold, it forbids the operation of the feeder circuit 23 even if a signal for requiring starting is inputted from an input interface circuit 26.例文帳に追加

マイコン２２は、給電回路２３の動作時間と非動作時間とを要素とする計算式から算出される算出値が所定の閾値よりも大きいと判断した場合には、入力インターフェース回路２６から始動を要求する旨の信号が入力されても給電回路２３の動作を禁止する。 - 特許庁

An engine interface unit 15 incorporates a FIFO memory, for example, as an image buffer memory, the transfer state of image data is reported through this FIFO memory to a bus arbitrating circuit 16 and the bus arbitrating circuit 16 varies the priority concerning the bus use of a data transfer processing circuit provided in a device to become a bus master.例文帳に追加

エンジンインタフェースユニット１５に画像バッファメモリとして、例えばＦＩＦＯメモリを内蔵させ、このＦＩＦＯメモリを介して画像データの転送状態をバス調停回路１６に通知し、バス調停回路１６が、バスマスタとなる装置が持つデータ転送処理回路のバス使用に関する優先度を可変とする。 - 特許庁

An I/O buffer (interface circuit) 300 provided between a first circuit block (200) comprising a low withstand voltage transistor (LVTr) and a second circuit block (400) which are respectively activated by power sources of separate systems is constituted of a middle withstand voltage transistor (MVTr: transistor having a thicker gate insulation film than that of LVTr).例文帳に追加

別系統電源で動作する、低耐圧トランジスタ（ＬＶＴｒ）で構成される第１の回路ブロック（２００）と第２の回路ブロック（４００）との間に設けられるＩ／Ｏバッファ（インタフェース回路）３００を、中耐圧トランジスタ（ＭＶＴｒ：ゲート絶縁膜の膜厚がＬＶＴｒよりも厚いトランジスタ）で構成する。 - 特許庁

An interface circuit 27a generates operating information that shows which switch of a remote controller device 12 is used to output the on signal and an on signal to be outputted to the circuit 26a, outputs the generated on signal to the circuit 26a and outputs the operating information to the CPU21.例文帳に追加

インターフェイス回路２７ａは、オン信号がリモコン装置１２のどのスイッチから出力されたかを示す操作情報と、電源起動判別回路２６ａへ出力するオン信号と生成し、生成したオン信号を電源起動判別回路２６ａへ出力するとともに、操作情報をＣＰＵ２１へ出力する。 - 特許庁

This electric power consumption control device has a current detecting control circuit connected to a power line, and having a means for detecting a consumption current, and a means for converting the detected consumption current into digital data, and an interface for transmitting the digital data for expressing the consumption current from the current detecting control circuit to a power source control circuit.例文帳に追加

電源ラインに接続され、消費電流を検出する手段と、検出された消費電流をディジタルデータに変換する手段とを備える電流検出制御回路と、電流検出制御回路からの該消費電流を表すディジタルデータを電源制御回路に伝達するためのインターフェースとを備える。 - 特許庁

The processing unit 2 is capable of operating selectively either in a programming mode where a data file and fingerprint reference data received from the data terminal are stored into the memory device 3 by actuating the input/output interface circuit 5 or in a data retrieval mode where the data file is transferred to the data terminal by actuating the input/output interface circuit 5 when it is judged by matching that a user has the authority of access.例文帳に追加

処理ユニット２は、入／出力インターフェース回路５を起動してデータターミナルから受け取ったデータファイルと指紋参照データをメモリデバイス３に記憶するプログラミングモードと、ユーザがアクセスする権限があることを照合すると入／出力インターフェース回路５を起動してデータファイルをデータターミナルに転送するデータ検索モードとで選択的に動作可能である。 - 特許庁

The system main body 1 is equipped with interfaces 32, 33 for connecting the broadcast receiving unit, a voice processing circuit 22 that is connected with the interface 32 and processes sound signals from outside to feed the processed signals to a speaker 24, and an image processing circuit 27 that is connected with the interface 33 and processes image signals from outside to feed the processed signals to a display 13.例文帳に追加

装置本体１は、放送受信ユニットを接続するためのインターフェース３２、３３、該インターフェース３２に接続され、外部からの音響信号に信号処理を施してスピーカ２４に供給する音声処理回路２２、及び前記インターフェース３３に接続され、外部からの映像信号に信号処理を施してディスプレイ１３に供給する映像処理回路２７を具えている。 - 特許庁

A sandwiched ball lending device 30 includes: an interface circuit 35 for inputting the information outputted from a Pachinko machine 1; and a display 32 of a touch panel type, which outputs and plots the game information to provide for the players, in the form of a two-dimensional bar code with an individually identifiable arrangement, based on signals on game states inputted through the interface circuit 35.例文帳に追加

台間玉貸し装置３０は、パチンコ機１から出力される情報を入力するためのインタフェース回路３５と、そのインタフェース回路３５を介して入力された遊技状態に関する信号に基づいて、遊技者に提供するための遊技情報を個々に識別可能な態様で二次元バーコード表示出力するタッチパネル式ディスプレイ３２とを備えている。 - 特許庁

A ball lending device 30 between stands includes: an interface circuit 35 for inputting the information outputted from a Pachinko machine 1; and a display 32 of a touch-sensitive panel type, which outputs and plots the game information to provide for the players, in the form of a two-dimensional bar code with an individually identifiable arrangement based on signals on game states inputted through the interface circuit 35.例文帳に追加

台間玉貸し装置３０は、パチンコ機１から出力される情報を入力するためのインタフェース回路３５と、そのインタフェース回路３５を介して入力された遊技状態に関する信号に基づいて、遊技者に提供するための遊技情報を個々に識別可能な態様で二次元バーコード表示出力するタッチパネル式ディスプレイ３２とを備えている。 - 特許庁

A sandwiched ball lending device 30 is provided with an interface circuit 35 for inputting the information outputted from a Pachinko game machine 1 and a touch panel type display 32 for displaying and outputting game information to be provided for the player by two-dimensional bar codes in respectively identifiable forms on the basis of signals relating to a game state inputted through the interface circuit 35.例文帳に追加

台間玉貸し装置３０は、パチンコ機１から出力される情報を入力するためのインタフェース回路３５と、そのインタフェース回路３５を介して入力された遊技状態に関する信号に基づいて、遊技者に提供するための遊技情報を個々に識別可能な態様で二次元バーコード表示出力するタッチパネル式ディスプレイ３２とを備えている。 - 特許庁