「interface circuit」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

A hub, that is, a control circuit 120 is coupled with the USB interface, and includes a plurality of ports 122 formed for connecting computer peripheral devices.例文帳に追加

ハブ即ち制御回路120がＵＳＢインターフェースに結合されており、ハブ即ち制御回路は、コンピュータ周辺デバイスを接続するために形成された複数のポート122を含む。 - 特許庁

An output interface circuit 420_1 contained in a timing controller IC 400 includes an output buffer 422 and an attenuation unit 424 provided in a subsequent stage of the output buffer 422.例文帳に追加

タイミングコントローラＩＣ４００が含む出力インターフェース回路４２０＿１は、出力バッファ４２２と、出力バッファ４２２の後段に設けられた減衰部４２４とを有している。 - 特許庁

Then, by electrically connecting a signal pattern or a coaxial connector to the signal via, the bandstop filter having an interface with an external circuit is obtained.例文帳に追加

そして、上記信号ビアに信号パターン、あるいは同軸コネクタを電気的に接続することにより、外部回路とのインタフェースを有した帯域阻止フィルタを実現する。 - 特許庁

The data output interface model 4 compares data outputted from the circuit 2 with an expected value of the output data buffered in an expected value data buffer 7.例文帳に追加

データ出力インタフェースモデル４は、前記回路２から出力されたデータを期待値データバッファ７にバッファリングされている、その出力データについての期待値と比較する。 - 特許庁

A console 11 is composed of a CPU 81, communication interface(I/F) 82, a tablet 83, a ROM 87, application memories 12 and 13, a work area memory 14 and a memory backup circuit 15.例文帳に追加

操作盤１１は、ＣＰＵ８１、通信インターフェース（Ｉ／Ｆ）８２、タブレット８３、ＲＯＭ８７、アプリケーションメモリ１２，１３、ワークエリアメモリ１４、メモリバックアップ回路１５から構成される。 - 特許庁

Identification information request code inputted through a connector 220 that can be connected to external equipment is inputted to a CPU through an interface circuit in a main board 31.例文帳に追加

外部機器と接続可能なコネクタ２２０を介して入力された識別情報要求コードが、主基板３１におけるインタフェース回路を介してＣＰＵに入力される。 - 特許庁

To provide an interface circuit and a signal output adjustment method for adjusting an amplitude of a signal on the transmission side by considering an attenuation amount of a transmission path.例文帳に追加

伝送路の減衰量を考慮して送信側の信号の振幅を調整することのできるインタフェース回路および信号出力調整方法を得ること。 - 特許庁

Depressing the changeover key 142b can supply a changeover signal to a CPU 121 of the integrated circuit 120 via a CPU interface 128 as a signal input section.例文帳に追加

この切換キー１４２ｂを押すことで、集積回路１２０のＣＰＵ１２１に、信号入力部としてのＣＰＵインタフェース１２８を介して切換信号を供給できる。 - 特許庁

To provide a spin transistor, with a low interface resistance between a source/drain made of a ferromagnetic material and an organic channel, which achieves a good transistor operation, and to provide a logic circuit device.例文帳に追加

強磁性体からなるソース・ドレインと有機チャネルとの間の界面抵抗が低く、良好なトランジスタ動作を実現するスピントランジスタ及び論理回路装置を提供する。 - 特許庁

When a detection circuit 26 detects that the accessory device 12 is connected to an interface 16, a controller 38 supplies a clock to a memory 22 to read the data of the device 12 from the memory 22.例文帳に追加

アクセサリ・デバイス12がインタフェース16に接続されたことを検知回路26が検知すると、制御器38がクロックをメモリ22に供給して、メモリ22からデバイス12のデータを読み出す。 - 特許庁

To attain an interface circuit and a binary data transmission method by which a noise margin is expanded on the receiving side before receiving binary data and noise to be generated is reduced.例文帳に追加

受信側で２値データの受信前にノイズマージンを拡大したり、発生するノイズの低減を図ることのできるインタフェース回路および２値データ伝送方法を実現する。 - 特許庁

To obtain the position detecting device which can have its circuits simplified by using one input interface circuit although input interface circuits as many as photosensors were needed before and can also greatly decrease the number of pins and wires of connectors.例文帳に追加

従来はフォトセンサの数だけ必要であった入力インターフェース回路を、１つの入力インターフェース回路に集約でき、回路を簡素化することができるとともに、コネクタのピン数や配線数も大幅に削減することができる位置検出装置を提供する。 - 特許庁

Since the thickness of the Cu-coated layer 3 is 5% or larger and 7% or smaller of the diameter of the resin core 2, stress at the interface between a Cu land 22a and the solder layer 4 and the interface between an Ni plated layer 13 of the circuit board 10 and the solder layer 4 is alleviated.例文帳に追加

Ｃｕ被覆層３の厚さは、樹脂コア２の直径の５％以上かつ７％以下であるので、Ｃｕランド２２ａと半田層４との界面、および、回路基板１０のＮｉめっき層１３と半田層４との界面における応力が緩和される。 - 特許庁

If the memory inspection reveals no damage to the memory 20, an arbitrary program input from an interface part 30 of the integrated circuit 10 is permitted to be executed, or if the memory 20 is damaged, a program input from the interface part 30 is prohibited from being executed.例文帳に追加

このメモリ検査の結果、メモリ２０が破損していない場合は、集積回路１０のインターフェース部３０より入力される任意のプログラムの実行が許可され、メモリ２０が破損している場合は、インターフェース部３０より入力されるプログラムの実行が禁止される。 - 特許庁

A 1st circuit 21 inserts management data such as test data into a preamble of a packet to be sent to a general interface MII and detects management data, such as test data, sent back while inserted in the idle time between packets received from the general interface MII.例文帳に追加

第１の回路２１は、汎用インタフェースＭＩＩに送信するパケットのプリアンブルに試験データ等の管理データを挿入し、また、汎用インタフェースＭＩＩから受信するパケット間のアイドル時間に挿入された、折り返された試験データ等の管理データを検出する。 - 特許庁

A priority processing circuit 6 is made to proceed with the operation of each block, the input interface block 1, the FCS attachment block 2, the insertion block 3, the flag attachment block 4, and the output interface block 5, by raising the priority level to a block which is at farther back stage.例文帳に追加

そして、優先処理回路６により、入力インタフェースブロック１，ＦＣＳ付加ブロック２，インサーションブロック３，フラグ付加ブロック４及び出力インタフェースブロック５のそれぞれのブロックの動作を、より後段にあるブロック程優先して行わせるようにする。 - 特許庁

Also, a serial/parallel interface circuit 7 is provided with an ECC check bit detection and correction function and a reception side interface function to parallel data and performs error detection and error correction by detecting the ECC check bit of the address, of the data and of the command.例文帳に追加

また、シリアル・パラレルインタフェース回路７は、ＥＣＣチェックビット検出および訂正機能と、パラレルデータへの受信側インタフェース機能とを有し、アドレス、データおよびコマンドのＥＣＣチェックビット検出を行うことによりエラー検出を行うと共にエラー訂正を行う。 - 特許庁

To provide a laminated circuit board with high connection reliability, in which voids or cracks do not occur in an interface of copper foil and conductive paste comprising a low melting point metal in the laminated circuit board using conductive paste formed of tin and silver.例文帳に追加

錫と銀からなる導電性ペーストを使用した積層回路基板において、銅箔と低融点金属を含む導電性ペーストとの界面にボイド、亀裂が発生せず、接続信頼性の高い積層回路基板を提供する。 - 特許庁

A system-on-chip integrated circuit 2 includes a plurality of data processing circuits 4, 6, 8 which have associated diagnostic interface circuits 16, 18, 20, respectively and are connected to a diagnostic master circuit 20 via a diagnostic transaction bus 14.例文帳に追加

システムオンチップ集積回路２には、各々が関係する診断インタフェース回路１６、１８、２０を有し、診断トランザクションバス１４を介して診断マスタ回路１２に接続された複数のデータ処理回路４、６、８を備える。 - 特許庁

This communication device is provided with a changeover section 161, having a plurality of active system devices 102-110 and one standby system device 101 and with a changeover controller 162, including a computer circuit 164, an interface circuit 163 and an operation section 165.例文帳に追加

通信装置は、複数台の現用系装置１０２〜１１０及び１台の予備系装置１０１を有する切替部１６１と、コンピュータ回路１６４、インタフェース回路１６３、操作部１６５を含む切替制御器１６２とを備える。 - 特許庁

To provide an interface circuit for card type memory, capable of executing a program or the like on a card type memory with small capacity, an ASIC mounted with the circuit, and an image forming apparatus mounted with the ASIC.例文帳に追加

容量の小さいカード型メモリ上でプログラム等を実行することが可能なカード型メモリのインターフェイス回路、その回路を搭載したＡＳＩＣ、およびそのＡＳＩＣを搭載した画像処理装置を提供することを目的とする。 - 特許庁

To provide a multi-rate compatible clock data recovery (CDR) circuit which requires one CDR circuit for a dual-rate PON system and includes an interface connected with a higher layer in a system that uses different bit rates.例文帳に追加

デュアルレートＰＯＮシステムにおけるクロック・データリカバリ回路を１つのクロック・データリカバリ回路の構成で実現し、かつ、双方のビットレートのシステムにおける上位層との接続インターフェースを備えたマルチレート対応のクロック・データリカバリ回路を提供する。 - 特許庁

An inverter inspection device 1 as a circuit inspection device inspects an interface between a transistor part 11 having a plurality of transistor rows and a control circuit part 12 outputting control signals to transistors in an inverter 10.例文帳に追加

本発明の回路検査装置であるインバータ検査装置１は，インバータ１０において，複数のトランジスタ列を有するトランジスタ部１１と，各トランジスタへの制御信号を出力する制御回路部１２との接合点を検査するものである。 - 特許庁

A timing control circuit 22 detects the number of available channels included in a control signal sent from a base station and a terminal interface circuit 16 reduces an information transmission rate between voice terminals or data terminals.例文帳に追加

タイミング制御回路２２は、基地局から送信される制御信号に含まれる使用可能な回線数を検出し、端末インタフェース回路１６は、音声端末又はデータ端末との間で情報伝送速度を低減する。 - 特許庁

To provide electronic equipment capable of preventing occurrence of a failure in circuit operation of a card interface circuit or the like when a card module is not installed in a card slot having an inversely inserting connecting terminal.例文帳に追加

逆差し用接続端子を有するカードスロットにおいて、カードモジュールが装着されていない場合に、カードインターフェース回路などの回路動作に支障が発生することを未然に防止できる電子機器を提供することにある。 - 特許庁

To provide an SIMD type microprocessor for enhancing an image processing capability by improving data transfer to an external device via an external interface circuit following image processing without increasing circuit and layout scales.例文帳に追加

回路規模やレイアウト規模を増大させることなく、画像処理に伴う外部インタフェース回路を介した外部デバイスとのデータ転送を向上させて、画像処理能力を向上させることができるＳＩＭＤ型マイクロプロセッサを提供する。 - 特許庁

The CPU interface circuit includes a register for storing the current number of accesses of state access and the previous number of state accesses, and configured to compare the current register value with the previous register value by a comparator circuit, and to generate an interrupt signal to a CPU when detecting any change.例文帳に追加

現在のステートアクセス数を保持するレジスタと現在より前のステートアクセス数を保持するレジスタを持ち、比較回路により現在と現在より前のレジスタ値を比較し変化を検知したら、CPUに対して割込み信号を発生する。 - 特許庁

Moreover, the memory interface circuit has a gate control circuit section 50 which chooses the data strobe signal outputted at the time of data output by the DQS_SEL signal and also controls the output of the chosen data strobe signal in a high impedance status.例文帳に追加

また、ＤＱＳ＿ＳＥＬ信号により、データ出力時に出力するデータストローブ信号を選択すると共に、選択されないデータストローブ信号の出力をハイインピーダンス状態に制御するゲート回路部５０を有する。 - 特許庁

To provide a single-line serial interface that reduces the malfunction of an input-voltage discrimination circuit by voltage drop due to a parasitic resistance component of an input backflow prevention circuit to reduce incorrect writing to a memory.例文帳に追加

入力逆流防止回路の寄生抵抗成分による電圧降下により入力電圧識別回路の誤動作を減少させ、メモリ回路へのメモリ誤書き込みを減少させる１線式シリアルインターフェースを提供する。 - 特許庁

A test interface circuit TIC provided between a mixed memory MCR and a test data input/output terminal 9 is provided with a first-in/first-out circuit 10 storing successively test data, and latency of data read out from the mixed memory is adjusted.例文帳に追加

混載メモリ（ＭＣＲ）とテストデータ入出力端子（９）の間に設けられるテストインターフェイス回路（ＴＩＣ）において、テストデータを順次格納するファーストイン・ファーストアウト回路（１０）を設け、混載メモリから読出されたデータのレイテンシを調整する。 - 特許庁

In the ADSL system, an in-station device 10 is provided with two SELs 13-i and 14-i, separately for each internal ADSL circuit, and a circuit test interface 15 for leading in the ADSL circuits from these selectors.例文帳に追加

ＡＤＳＬシステムにおいて局内装置１０が、内部のＡＤＳＬ回線で回線毎に二つのＳＥＬ１３−ｉ，１４−ｉとこれらセレクタからＡＤＳＬ回線を引き込む回線試験インタフェース１５とを設けている。 - 特許庁

The short packet data which are multiplexed and stored in the multiplexed buffer circuit are sent to a multiplexing circuit, and an IP signal added with a TCP/IP header is multiplexed at the position where the interface signal of an IP exclusive line is multiplexed and is sent to the destination A.例文帳に追加

多重バッファ回路に多重化され蓄積されたショートパケットは多重化回路に送られ、TCP/IPヘッダが付加されたIPパケット信号はIP専用線のインターフェース信号の多重化される位置に多重化されて宛先Ａに送られる。 - 特許庁

A command analysis section 113A of the transmitter 11 analyzes the received channel selection information, selects a television signal of another channel and transmits the signal to the interface unit 20 via a channel selection circuit 114 or 115 and a changeover circuit 103.例文帳に追加

発信装置１１のコマンド解析部１１３Ａは受信した選局情報を解析し、選局回路１１４または１１５と、切替回路１０３を介して新たなチャンネルのテレビ信号を選び装置２０へ送信する。 - 特許庁

To make the kind of a usable sensor unlimited by making an overload and short circuit detecting circuit of a slave for an interface (AS-i) of input/ output equipment including an actuator, a sensor, and a load not operate with a momentary overcurrent.例文帳に追加

アクチュエータ，センサおよび負荷を含む入出力機器のインタフェース（ＡＳ−ｉ）用スレーブの過負荷・短絡検知回路を、瞬時の過電流では動作しないようにして、使用可能なセンサの種類に制限を受けないようにする。 - 特許庁

To provide a data transmission device and an input/output interface circuit with a jitter transmission circuit, capable of testing for jitter tolerance in data transmission/reception at the time of a mass production test and of improving a fault detection rate.例文帳に追加

量産試験時にデータ送受信におけるジッタトレランスについて試験することができ、故障検出率の向上を図ることができるデータ送信装置およびジッタ送信回路を備える入出力インタフェース回路を提供する。 - 特許庁

In the reception side HEC generating circuit 2, the correct/fault of an HEC value is discriminated, this correct/fault discriminated result is sent through an external interface circuit 4 to the external device (terminal) of an external personal computer, and the HEC is evaluated.例文帳に追加

受信側ＨＥＣ生成回路２では、ＨＥＣ値の正誤判定を行い、この正誤判定結果を外部インタフェース回路４を通じて外部のパーソナルコンピュータなどの外部装置（端末）に送出して、ＨＥＣ評価を行う。 - 特許庁

In addition, a portion of usable modules is selected among the plurality of modules included in the semiconductor circuit devices on the same chip, and the selected modules exchange a signal with semiconductor circuit devices of the other chips through an interface part.例文帳に追加

また、同一チップの半導体回路装置に含まれる複数のモジュールのうち、使用可能な一部のモジュールが選択され、この選択されたモジュールがインターフェース部により他のチップの半導体回路装置と信号をやり取りする。 - 特許庁

A self-monitoring circuit 8 monitors the normality of the backup interface board 6 and the optical switch 7 from presence/absence, a level and quality, etc. of optical signal transmitted to the port #(N+1) on the switching circuit and when a failure is detected, informs a controller 9 of the failure.例文帳に追加

自己監視回路８は、切替側ポート＃（Ｎ＋１）に送出される光信号の有無やレベル、品質などから予備インタフェース盤６や光スイッチ７の正常性を監視し、故障を検出すると、コントローラ９に通知する。 - 特許庁

The data transfer controller comprises: a link controller 100 for analyzing a packet received via a serial bus and generating a packet to be transmitted via the serial bus; an interface circuit 110 for executing interface processing with a display driver 6 connected via an interface bus; and a signal detection circuit 360 for detecting a vertical synchronizing signal VCIN for notifying the non-display period of a display panel and outputting a detection signal VDET.例文帳に追加

データ転送制御装置は、シリアルバスを介して受信したパケットの解析と、シリアルバスを介して送信するパケットの生成を行うリンクコントローラ１００と、インターフェースバスを介して接続される表示ドライバ６との間のインターフェース処理を行うインターフェース回路１１０と、表示パネルの非表示期間を通知するための垂直同期信号ＶＣＩＮを検出し、検出信号ＶＤＥＴを出力する信号検出回路３６０を含む。 - 特許庁

This imaging device 1 usable by connecting to an external host computer 20 comprises a contact sensor 65 photographing an object and outputting an image signal, an image processing circuit 79 for applying a specific signal processing to the image signal, an interface 10 for communicating with the host computer, and a sequence control circuit 72 for switching the control method for the image processing circuit according to the communication speed of the interface.例文帳に追加

外部ホストコンピュータ（２０）に接続して使用可能な撮像装置（１）であって、対象物を撮影し、画像信号を出力するコンタクトセンサ（６５）と、前記画像信号に所定の信号処理を施す画像処理回路（７９）と、前記ホストコンピュータと通信を行うためのインターフェース（１０）と、前記インターフェースの通信速度に応じて、前記画像処理回路の制御方法を切り替えるシーケンス制御回路（７２）とを有する。 - 特許庁

The computer PC houses a first interface circuit 41 connected to an encoder 11 for converting the rotation to the pedestal P of a turret GH to pulses, and a second interface circuit 42 connected to a synchronizer 21 for detecting the relative angle to the pedestal P of the turret GH and a signal converter 22 by an RS-232C cable C.例文帳に追加

コンピュータＰＣは、砲塔ＧＨの台座Ｐに対する回転をパルスに変換するエンコーダ１１に電線Ｌで繋がれた第１のインターフェース回路４１と、砲塔ＧＨの台座Ｐに対する相対角を検出するシンクロ２１及び信号変換装置２２にＲＳ−２３２ＣケーブルＣで繋がれた第２のインターフェース回路４２とを内蔵する。 - 特許庁

This invention provides a system and method used for a computer system having a bus connected to 1st and 2nd devices and a network interface circuit where either of the 1st and 2nd devices can be communicated with a computer network via the network interface circuit and provides the computer system incorporating the system or the method.例文帳に追加

本発明は、第１および第２の装置とネットワークインタフェース回路とに連結されたバスを有するコンピュータシステムにおいて使用するための、第１および第２の装置のうちの１つがネットワークインタフェース回路を介してコンピュータネットワークと通信できるようにするシステムおよび方法、並びにそのシステムまたは方法を組込んだコンピュータシステムを提供する。 - 特許庁

In the information processor 10, during data transmission (transfer) from a controller 31 to the control panel 21, a clock signal of high frequency is supplied into a serial interface circuit 25 inside the control panel 21, whereas during the data transmission from the operation panel 21 to the controller 31, a clock signal of low frequency is supplied into the serial interface circuit 25.例文帳に追加

情報処理装置１０を、コントローラ３１から操作パネル２１へのデータ送信（転送）時には、操作パネル２１内のシリアルインタフェース回路２５に高周波数のクロック信号が供給され、操作パネル２１からコントローラ３１へのデータ送信時には、シリアルインタフェース回路２５に低周波数のクロック信号が供給される装置として構成しておく。 - 特許庁

An RFID tag having an input interface circuit for inputting electric energy data is built into the electronic watt-hour meter for outputting the electric energy data by digital signals, and data signals outputted from the control section of the electronic watt-hour meter are connected to the input interface circuit of the RFID tag.例文帳に追加

電力量データをデジタル信号で出力することができる電子式電力量計に、該電力量データを入力するための入力インターフェース回路を有したＲＦＩＤタグを内蔵し、電子式電力量計の制御部から出力されるデータ信号をＲＦＩＤタグの入力インターフェース回路に接続して構成する。 - 特許庁

The audiovisual apparatus 20 is provided with: an interface circuit 21 which inputs an electric signal indicating the setting state of the child lock mechanism by being connected with the child lock interlocked switch 10; and a control part 22 which performs setting or release control of the parental lock based on the setting state of the child lock mechanism inputted via the interface circuit 21.例文帳に追加

オーディオ機器２０は、チャイルドロック連動スイッチ１０と接続してチャイルドロック機構の設定状態を示す電気信号を入力するインターフェース回路２１と、このインターフェース回路２１を介して入力したチャイルドロック機構の設定状態に基づいてパレンタルロックの設定又は解除制御を行う制御部２２とを備える。 - 特許庁