「interface circuit」に関連した英語例文の一覧と使い方(38ページ目) - Weblio英語例文検索

This imaging device having an imaging function includes: an interface for receiving first data from an external electronic apparatus; and a processing section including a circuit used for transcoding, and performing the transcoding to the first data using the circuit to generate second data.例文帳に追加

撮像機能を有する撮像装置は、外部の電子機器から第１データを受信するインタフェースと、トランスコード処理に用いられる回路を有する処理部であって、回路を用いて第１データにトランスコード処理を施し、第２データを生成する処理部とを備えている。 - 特許庁

This system for testing the plurality of integrated circuit(IC) devices (DUT) of testing objects is provided with an interface circuit coupled to a tester to receives a data value from a single channel or a plurality of channels so as to provide error information as to the DUT.例文帳に追加

テスト対象の複数の集積回路（IC）デバイス（DUT）をテストするためのシステムであって、このシステムは、単一チャンネルまたは複数チャンネルのテスターからデータ値を受け取って、DUTに関するエラー情報を提供するための、前記テスターに結合されたインターフェース回路を備える。 - 特許庁

For a flexible printed circuit(FPC) 4 connecting the liquid crystal panel 1 and the interface circuit 3, LEDs 5... are mounted so as to stand in a row at the side facing a light incident end part 2a of the light guide plate 2, and located at the position facing the light incident end part 2a.例文帳に追加

液晶パネル１とインターフェース回路３とを接続するためのフレキシブルプリント回路（ＦＰＣ）４において、ＬＥＤ５…を、導光板２の光入射端部２ａに面する側に一列に並べて取り付け、かつ光入射端部２ａに対向する位置に配する。 - 特許庁

This external device 100 is provided with a media controller 12 to be connected to a system bus 11 and the media controller 12 is provided with, for example, a camera control protocol circuit 13, a GPS(Global Positioning System) control protocol circuit, and an interface 15 to be connected to an electronic device.例文帳に追加

外部機器１００には、システムバス１１に接続されるメディアコントローラ１２が設けられ、このメディアコントローラ１２には、例えばカメラ制御用プロトコル回路１３と、ＧＰＳ制御用プロトコル回路１４と、電子機器に接続されるインターフェース１５が設けられている。 - 特許庁

To provide a graphical user interface device for semiconductor design in which the instruction and correction of logic, layout and wiring in a semiconductor integrated circuit are operated with a single hand and subtle adjustment of them is enabled by smoothly switch-operating the display of the logic, layout and wiring in the semiconductor integrated circuit.例文帳に追加

半導体集積回路における論理、配置、配線の表示をスムーズに切り替える操作ができ、論理、配置、配線の指示、修正が片手で操作が可能で、更に微妙な調整も可能とする半導体設計グラフィカルユーザインターフェース装置を提供する。 - 特許庁

A vertical synchronizing signal driving part 23 incorporates an interface driving circuit Vi and a progressive driving circuit Vp and is allowed to select one of these two driving circuits Vi and Vp in accordance with a control signal P/I supplied from the outside.例文帳に追加

垂直同期信号駆動部２３は、インターレース駆動回路Ｖｉとプログレッシブ駆動回路Ｖｐとを内蔵しており、外部から供給される制御信号Ｐ／Ｉにより、これら２つの駆動回路Ｖｉ及びＶｐの一方を選択できる構成とされている。 - 特許庁

To provide a semiconductor device that can automatically change an output current supply capability of a data output circuit accordingly even when an interface connected to the data output circuit adopts a different power supply voltage, and does not increase steady-state power consumption.例文帳に追加

接続されるインターフェースの電源電圧が異なっていても、それに対応してデータ出力回路の出力電流供給能力を自動的に変化させることができ、かつ定常的な消費電力を増加させない半導体装置を提供すること。 - 特許庁

To provide a substrate for power module excellent in thermal cyclic reliability, the substrate being capable of preventing an occurrence of an undulation or a wrinkle on a surface of a circuit layer and preventing a thermal stress from acting on a junction interface between a ceramic substrate and the circuit layer during a thermal cyclic loading.例文帳に追加

熱サイクル負荷時において、回路層の表面にうねりやシワが発生することを抑制でき、かつ、セラミックス基板と回路層との接合界面に熱応力が作用することを抑制でき、熱サイクル信頼性に優れたパワーモジュール用基板を提供する。 - 特許庁

A first power circuit 107 generates a power supply inside a device from the power supply fed by a personal computer 201 via a USB interface and a second power circuit 108 generates a power supply inside the device from the power supply fed by a main power supply 110.例文帳に追加

第１電源回路１０７は、パーソナルコンピュータ２０１からＵＳＢインタフェースを介して給電される電源から装置内部電源を生成し、第２電源回路１０８は、主電源１１０から給電される電源から装置内部電源を生成する。 - 特許庁

In this image forming device, MFP 100 has a main control part 10; an interface part 30 having signal detection circuits 31 to 35 which detect the presence of an external signal inputted to the main control part 10 for controlling communication with the outside; a main power supply circuit 50; and a power supply control circuit 60.例文帳に追加

ＭＦＰ１００に、メイン制御部１０、メイン制御部１０に入力される外部信号の有無を検出する信号検出回路３１〜３５を有し、外部との通信を制御するインタフェース部３０、主電源回路５０、電源制御回路６０を設ける。 - 特許庁

An image display device 10 includes the image display medium 12, a dedicated power source 26, a controller 28, a drive circuit 29, an interface circuit 34, an image memory 36, and a counter 38, and a control PC 40 is connected to the image display device 10.例文帳に追加

画像表示装置１０は、画像表示媒体１２、専用電源２６、制御装置２８、駆動回路２９、インターフェース回路３４、画像メモリ３６、及びカウンタ３８を含んで構成され、画像表示装置１０には制御用ＰＣ４０が接続されている。 - 特許庁

To enhance the bonding reliability by suppressing occurrence of plastic deformation such as undulation and wrinkles on the surface of a circuit layer, and suppressing application of thermal stress onto the bonding interface of a ceramic substrate and the circuit layer, even when a thermal cycle load is applied.例文帳に追加

熱サイクル負荷を受けた際にも、回路層の表面にうねりやシワ等の塑性変形が発生することを抑制でき、かつ、セラミックス基板と回路層との接合界面に熱応力が作用することを抑制でき、その接合信頼性を向上させる。 - 特許庁

Thus, an analog push-button signal is inputted through a telephone set interface 22, a switch part 33, a switch part 32 and a speech IC 31 to an A/D converting circuit 35 where it is converted to a digital push-button signal, and outputted through a decode circuit 36 to a personal computer(PC) 40.例文帳に追加

これにより、アナログ・プッシュボタン信号が電話機インタフェース２２、切替部３３、切替部３２、スピーチＩＣ３１を経由してＡＤ変換回路３５に入力され、ここでデジタル・プッシュボタン信号に変換され、デコード回路３６を介してＰＣ４０に出力される。 - 特許庁

The interface circuit for a card type memory connects a detachable card type memory requiring an access of a sector unit to an electronic apparatus body, wherein an SD card interface 14 initializes an interface controller for reading/writing data from/in an SD card 4, initializes the SD card 4 and acquires status information from the SD card 4 to judge whether the SD card 4 corresponds to high-speed operation or not.例文帳に追加

着脱可能であってセクタ単位のアクセスが必要なカード型メモリと電子機器本体を接続するカード型メモリのインターフェイス回路において、ＳＤカードインターフェイス１４は、ＳＤカード１４に対してデータのリード／ライトを行うインターフェースコントローラを初期化すると共に、ＳＤカード４を初期化し、さらに、ＳＤカード４からステータス情報を取得してＳＤカード４が高速対応か否かを判断する。 - 特許庁

A memory interface circuit having a queuing buffer for queuing memory transactions comprises a determination means for determining increase or decrease of the frequency of a memory clock or memory interface clock according to whether or not the queuing state in the queuing buffer is a predetermined state, and a memory clock frequency updating means for increasing or decreasing the frequency of the memory clock or memory interface clock according to the determination of the determination means.例文帳に追加

メモリトランザクションをキューイングするキューイングバッファを備えたメモリインタフェース回路において、前記キューイングバッファにおけるキューイング状態が所定の状態であるか否かにより、メモリクロックまたはメモリインタフェースクロックの周波数の増減を判定する判定手段と、前記判定手段の判定に基づきメモリクロックまたはメモリインタフェースクロックの周波数を増減するメモリクロック周波数更新手段と、を備えることを特徴とする。 - 特許庁

Even if one of the CLK1-3 competes with data DATA, since the clock generator 15 can control a start signal, the start-stop data interface circuit can serially receive the transmission data DATA with the stable CLK.例文帳に追加

ＣＬＫ１〜３の１つとデータＤＡＴＡが競合しても、クロック発生器１５によってスタート信号を制御できるので、安定したＣＬＫにより伝送データＤＡＴＡをシリアルに受信できる。 - 特許庁

After the sub-processor 13 is started and performs authentication, the main processor 11 is started, and debugging of the system LSI is performed via the on-chip JTAG interface circuit 15 by the debugger 30.例文帳に追加

サブプロセッサ１３が立ち上がって認証を行った後に、メインプロセッサ１１が起動して、デバッガ３０により、オンチップＪＴＡＧインタフェース回路１５を介してシステムＬＳＩのデバッグが行われる。 - 特許庁

The high-speed input and output circuits are comparatively simple, for example, they have only a clear signal for control line input and are able to interface with low-speed circuitry inside the core of an integrated circuit.例文帳に追加

高速入出力回路は、例えば制御ライン入力に対してクリア信号のみを有して比較的単純であり、集積回路のコア内部の低速回路構成にインターフェースすることができる。 - 特許庁

To substantially adjust termination resistance by making it possible to form the whole interface circuit in an LSI and compensating fluctuations even if there are the fluctuations in a process condition and temperature in use.例文帳に追加

インタフェース回路の全部をＬＳＩの内部に構成することが可能で、プロセス条件や使用時の温度に変動があってもそれを補償して実質的な終端抵抗の調整を行うこと。 - 特許庁

On the other hand, when the sound collection microphone 1 is ineffective and an external equipment connection interface circuit 22 in which the already encoded information being an input source is effective, a power saving mode is released and the cooling fan is rotated at high speed.例文帳に追加

一方、集音マイク１が無効、且つ既符号化情報が入力ソースとなる外部機器接続インターフェイス回路２２有効時は、省電力モードを解除し、冷却ファンを高速回転させる。 - 特許庁

To provide a circuit of two-way serial interface capable of transmitting of data in efficiency by a few signal lines and a simple timing means for data communication without any pressure of data lines traffic.例文帳に追加

データ線のトラフィックを圧迫することなく、少ない信号線と簡単なデータ通信タイミング手段とによって、効率よくデータの伝送を行うことができる双方向シリアルインタフェース回路を提供する。 - 特許庁

A communication bases (1.11) is provided with a radio interface (1.4) for communicating with communications equipment (1.1) that operates by software application; a charger circuit (1.12); and a means (1.22) for detecting the new version of software.例文帳に追加

通信基地（１．１１）は、ソフトウェアアプリケーションにより動作する通信装置（１．１）と通信する無線インターフェース（１．４）と、充電器回路（１．１２）と、ソフトウェアの新しいバージョンを検出する手段（１．２２）とを有する。 - 特許庁

Even if a try state buffer 12 becomes disabled, instability of pass-though current and gate level inside a test interface circuit 20 is prevented, by shifting a signal line of the main data bus 13 to the prescribed level.例文帳に追加

トライステートバッファ１２がディスエーブルとなっても、主データバス１３の信号ラインを所定レベルにシフトすることにより、テストインターフェイス回路２０の内部での貫通電流やゲートレベルの不定を回避する。 - 特許庁

A host interface circuit 2 can receive a printer print command including a binary image data of CMYK or a network print command including JPEG image data from a host unit.例文帳に追加

ホストインタフェース回路２は、ホスト装置から、ＣＭＹＫの２値化されたイメージデータを含んだプリンタ印刷コマンドを受けることもできるし、ＪＰＥＧイメージデータを含んだネットワーク印刷コマンドを受けることもできる。 - 特許庁

To include an R/D converter, a controller, a field bus interface, a power circuit or the like in the casings of resolvers, to miniaturize the shape, and to thereby realize wire saving and improvement in reliability.例文帳に追加

本発明は、レゾルバの筐体内にＲ／Ｄコンバータ、コントローラ、フィールドバスインターフェース及び電源回路等を内蔵させ、形状を小型化し、省線化及び信頼性の向上を得ることを目的とする。 - 特許庁

To provide an interface circuit for fetching data inside according to asynchronous access from external input equipment for reducing the number of state transition protecting circuits, and reducing the number of access cycles from the external input equipment.例文帳に追加

外部入力機器からの非同期のアクセスでデータを内部へ取り込むインターフェース回路において、状態遷移保護回路の個数を削減し、外部入力機器からのアクセスサイクル数を削減する。 - 特許庁

A digital signal processor 1 consists of a download interface 11, a DSP core 12, a program memory 13, a data memory 14, a peripheral circuit 15, and a key code memory 16, which are connected with each other via internal buses.例文帳に追加

デジタル信号処理装置１は、ダウンロードインターフェース１１、ＤＳＰコア１２、プログラムメモリ１３、データメモリ１４、周辺回路１５、キーコードメモリ１６から構成され、それぞれ内部バスで接続されている。 - 特許庁

In the multilayer printed circuit board 10, ground patterns 11 are arranged immediately below connector mounting parts of all layers except a layer in which the signal pattern of an external interface connector 20 passes and at peripheries of the parts immediately below the connector mounting parts.例文帳に追加

多層プリント配線板１０に於いて、外部インタフェースコネクタ２０の信号パターンを通す層を除いた、すべての層の上記コネクタ実装部の直下とその周辺部にグランドパターン１１を設ける。 - 特許庁

To provide an SDH ring system that can effectively utilize a frequency band of a path and accurately transmit a broadband signal different from an SDH interface series with addition of a minimized function (circuit).例文帳に追加

パスの帯域を有効活用でき、かつ最小限の機能（回路）の付加により、ＳＤＨインタフェース系列と異なる広帯域の信号を正確に伝達し得るＳＤＨリングシステムを提供すること。 - 特許庁

The system includes a streaming data cache memory 30, a bus 12, and an interface circuit 20 coupled to the bus 12 and to an external source of information, for example, a high-speed communication link.例文帳に追加

このシステムは、ストリーミングデータキャッシュメモリ３０と、バス１２と、バス１２に結合されたプロセッサと、バス１２および情報外部ソース、例えば高速通信リンクに結合されたインタフェース回路２０とを備えている。 - 特許庁

The interface circuit is configured to switch a first mode to perform communication, based on a first protocol and a second mode to perform communication based on a second protocol between a master device and a slave device.例文帳に追加

この発明は、マスタ装置とスレーブ装置との間で、第１のプロトコルに基づく通信を行う第１のモードと、第２のプロトコルに基づく通信を行う第２のモードと、を切り換えるインターフェース回路である。 - 特許庁

To provide an interface circuit which memorizes data which contains a parity bit even if a defective cell is in the parity bit cell of a memory cell array; and to provide a parity bit allocation method and a semiconductor memory.例文帳に追加

メモリセルアレイ中のパリティビットセルに不良セルがあってもパリティビットを含むデータを記憶することができるインターフェース回路、パリティビット割付方法及び半導体記憶装置を提供する。 - 特許庁

In the printed-wiring board, an insulating reinforcing layer containing a thermosetting resin having a minimum melt viscosity of 2,000 Pa s or more is mounted on an interface between an insulating base material that includes a wiring circuit and the insulating layer.例文帳に追加

配線回路を含む絶縁基材と絶縁層の界面に、２０００Ｐａ・ｓ以上の最低溶融粘度を有する熱硬化性樹脂が含まれている絶縁強化層を設けたプリント配線板。 - 特許庁

In the coil assembly, an RF feed circuit is configured to feed an RF current to an RF coil from a manual operation connection interface with the magnetic resonance imaging system.例文帳に追加

実施形態に係るコイルアセンブリにおいて、ＲＦ給電回路が、磁気共鳴イメージングシステムとの手動操作式接続インタフェースからＲＦコイルへＲＦ電流を給電するように構成される。 - 特許庁

To transmit a data sequence comprising a digital video signal whose frame rates are 50, 60, 72, 75, 90, 120 Hz or the like and a Key signal data sequence by using circuit components for serial transmission according to the HD SDI(High Definition Serial Digital Interface).例文帳に追加

フレームレートを５０，６０，７２，７５，９０，１２０Ｈｚ等とするディジタル映像信号を成すデータ系列とＫｅｙ信号データ系列との伝送を、HD SDIに従ったシリアル伝送用の回路構成要素を用いて行えるようにする。 - 特許庁

A line interface 23 of an ATM inverse multiplexing section 13 generates a reference signal from an ATM frame received via each transmission line 6 by each transmission line 6 and outputs the reference signal to an IMA(Inverse Multiplexing for ATM) circuit 20.例文帳に追加

ＡＴＭ逆多重部１３の回線インタフェース２３は、各伝送路６を介して受信されたＡＴＭフレームから基準信号を各伝送路６ごとに生成しＩＭＡ回路２０に出力する。 - 特許庁

To provide a floppy disk control circuit permitting a high-speed floppy disk device, in which current consumption is suppressed to be ≤500 mA, which is the permissible maximum current of the device using a USB interface.例文帳に追加

ＵＳＢインターフェイスを用いた装置の許容最大電流である５００ｍＡ以下に消費電流を抑えられた高速のフロッピィディスク装置を可能とするフロッピィディスク制御回路の提供。 - 特許庁

A line interface circuit 22 of a communication network 20 utilizing packet exchange first inserts a CODEC to itself when an Internet service provider 80 receives a call from a subscriber terminal 12.例文帳に追加

パケット交換を利用した通信ネットワーク２０のラインインターフェイス回路２２おいて、加入者端末１２からインターネット・サービスプロバイダ８０にコールがあると、最初にＣＯＤＥＣが回路中に挿入される。 - 特許庁

To provide a semiconductor integrated circuit for connecting a plurality of devices with different interface specifications with a small number of terminals, and for suppressing preliminarily prepared functions from becoming unavailable.例文帳に追加

少ない端子数で多くの異なるインターフェース仕様の装置を接続可能とするとともに、予め用意された機能が利用できなくなることを抑制する半導体集積回路を提供する。 - 特許庁

To provide an elevator call device for ensuring design improvement, omitting temporary devices such as temporary elevator call buttons and a temporary interface circuit, and reducing a working cost.例文帳に追加

意匠性の向上を確保することができるうえ、仮設のエレベータ呼び釦やインターフェース回路といった一時的な設備を不要として作業コストを削減することができるエレベータ呼び装置を提供する。 - 特許庁

The transport stream reproducing apparatus comprises: an internal storage 5; an external storage 9; and a control circuit 1 connected to the internal storage 5 and connected to the external storage 9 via an input/output interface 7.例文帳に追加

トランスポート・ストリーム再生装置は、内部ストレージ５と、外部ストレージ９と、内部ストレージ５に接続され、また入出力インターフェース７を介して外部ストレージ９に接続された制御回路１とを備える。 - 特許庁

According to the present invention, the receiving-side semiconductor device does not require any PLL or DLL, so that a circuit scale and power consumption can be reduced less than a conventional QDR interface system.例文帳に追加

本発明によれば、受信側半導体装置では、ＰＬＬあるいはＤＬＬを要しないので、従来のＱＤＲインターフェースシステムよりも回路面積及び電力消耗を減少させることができる。 - 特許庁

To provide electronic equipment in which, even when a write program is not written in a flash memory on a circuit board, the program code of the flash memory can be rewritten without loading an exclusive interface.例文帳に追加

回路基板上のフラッシュメモリに書き込みプログラムが書き込まれていない場合にも、専用インターフェースを搭載することなく、フラッシュメモリのプログラムコードを書き換えることが可能な電子機器を得ること。 - 特許庁

A receiving circuit 115 is capable of using a clock signal transmitted from a sync device 120, and transmission quality of data is improved, in comparison with the case of using a reproduction clock from a reception digital interface (SPDIF) signal.例文帳に追加

受信回路１１５は、シンク機器１２０から送信されてくるクロック信号を使用でき、受信ＳＰＤＩＦ信号からの再生クロックを使用する場合に比べて、データの伝送品質が向上する。 - 特許庁

The memory controller includes a scramble pattern generation part, a scramble processing part, a logical and physical address conversion table, a memory interface, and a control circuit, wherein a physical page is managed by dividing it to a data part and a management part.例文帳に追加

メモリコントローラは、スクランブルパターン生成部と、スクランブル処理部と、論理物理アドレス変換テーブルと、メモリインターフェースと、制御回路とを備え、物理ページをセクターデータ部と管理部に分けて管理する。 - 特許庁