「interface circuit」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

When a copy mode is set to the interface circuit boards 21, 22 in active and standby sides under the control of the processor 1 in this copy function, both interface circuit boards 21, 22 respectively inform the switches 61, 62 under the control about a control instruction from the processor 1 to control the switches.例文帳に追加

このコピー機能においては、プロセッサ１の制御により、動作側及び待機側のインタフェース回路基板２１、２２に対してコピーモード設定されると、両側のインタフェース回路基板はプロセッサ１からの制御命令を、それぞれ配下の該当するスイッチ６１，６２に対して通知し、制御するという動作を実行するものである。 - 特許庁

To quickly restore desired state access when a register value holding the number of state accesses changes in the middle of operation in a CPU interface circuit equipped with a register for storing the number of state accesses in the CPU interface circuit, and configured to correspond to a plurality of state accesses from a CPU according to the set value of the register.例文帳に追加

CPUインターフェース回路内にステートアクセス数を保持したレジスタを持ち、レジスタの設定値によりCPUからの複数のステートアクセスに対応したCPUインターフェース回路において、動作途中にステートアクセス数を保持したレジスタ値が変化してしまった場合、速やかに所望のステートアクセスに復帰することを課題とする。 - 特許庁

The integrated circuit for printer (memory control ASIC 10) is configured to serve as a circuit having a capability to grasp a data receiving interface from a specific group of bits in a command on a data_cmd bus, and a capability to grasp the data receiving interface from the group of bits with some bit values (bit7 values) treated as "0".例文帳に追加

印刷装置用集積回路（メモリ制御ＡＳＩＣ１０）を、data_cmdバス上のコマンド中の特定のビット群から，データが受信されたインタフェースを把握する機能と、それらのビット群から、幾つかのビット値（bit7の値）を“０”として取り扱って、データが受信されたインタフェースを把握する機能とを有する回路として、構成しておく。 - 特許庁

The integrated circuit system (IC) 100 include a RAM 120, a serial interface 150, a means for downloading a burn-in test program to the RAM 120 of the integrated circuit system by the serial interface 150, and a means for reading the burn-in test program downloaded from the RAM 120 and allowing the CPU 110 to execute it.例文帳に追加

集積回路装置（ＩＣ）１００は、ＲＡＭ１２０、シリアルインターフェース１５０を含み、前記シリアルインターフェース１５０でバーインテストプログラムを集積回路装置の前記ＲＡＭ１２０にダウンロードする手段と、前記ＲＡＭ１２０からダウンロードされたバーインテストプログラム読み出して、前記ＣＰＵ１１０に実行させる手段とを含む。 - 特許庁

When all inputs to exchange interface sections 11-1-11-N of the subscriber line terminal station device 10 connected to an exchange 2 are interrupted, a control circuit 17 discriminates that the device 10 is under construction or the like and outputs a control signal to interrupt an output from an alarm generating circuit 19 to an operation interface section 16.例文帳に追加

交換機２に接続された加入者線端局装置１０の交換機インターフェース部１１-1〜１１-Nの全てが入力断の状態であるとき、制御回路１７は、工事中等であることを判定し、警報発生回路１９からオペレーションインターフェース部１６への出力を遮断させる制御信号を出力する。 - 特許庁

A control section 201 monitors the connection state of an interface circuit 200 and when mounting of the data communication unit 120 is detected, a digital input/output port of a wireless circuit 202 and a PIAFS(PHS Internet Access Forum Standard) control section 222 are connected, and a wireless interface for high speed data communications adopting the PIAFS system is selected.例文帳に追加

制御部２０１によりインターフェース回路２００の接続状態を監視し、データ通信ユニット１２０の装着を検出すると、無線回路２０２のデジタル入出力ポートとＰＩＡＦＳ制御部２２２とが接続され、ＰＩＡＦＳ方式による高速データ通信用の無線インタフェースに切り換えられる。 - 特許庁

The external load interface circuit is constituted so that a plurality of driving voltages are switched according to the kinds of the external loads SE1-SE3; and a reference voltage to be generated inside the external load interface circuit and an arbitrary external voltage to be applied to an external terminal are switched so as to output respective driving voltages.例文帳に追加

外部負荷SE１〜SE３の種類に応じて複数の駆動電圧を切り替えるように構成され、外部負荷インタフェース回路の内部で生成される基準電圧と、外部端子に印加される任意の外部電圧との間で切り替えを行うことによって、それぞれ対応する駆動電圧を出力するようになっている。 - 特許庁

Also, the interface circuit 131 to which a read request signal showing an address to read the data is inputted from the CPU 10 outputs the address shown by the inputted read request signal to a read buffer 132, and the read buffer 132 acquires the data stored in the inputted address, and transfers the data to an interface circuit 131.例文帳に追加

また、ＣＰＵ１０からデータを読み出すアドレスを示す読出要求信号を入力されたインタフェース回路１３１が、入力された読出要求信号が示すアドレスをリードバッファ１３２へ出力し、リードバッファ１３２が、入力されたアドレスに記憶してあるデータを取得してインタフェース回路１３１へ転送する。 - 特許庁

To provide a small-size Vbus control circuit for electronic equipment having reliability and excellent in a cost aspect as compared with a conventional control circuit, in the control circuit used so as to connect host equipment and device equipment by an interface such as a USB cable.例文帳に追加

ホスト機器とデバイス機器とをＵＳＢケーブルなどのインターフェースで接続するために用いられる制御回路において、従来の制御回路よりも小型で信頼性を有しかつコスト面でも優れる電子機器のＶｂｕｓ制御回路を提供すること。 - 特許庁

To obtain an output buffer circuit capable of outputting either a low voltage signal of 3.3V or a high voltage signal of 5V with respect to a low voltage input signal of 3.3V with a simple circuit configuration, and an interface circuit using the buffer.例文帳に追加

簡単な回路構成で、３.３Ｖの低電圧入力信号に対して３.３Ｖの低電圧信号又は５Ｖの高電圧信号のいずれかを出力することができる出力バッファ回路及び出力バッファ回路を使用したインタフェース回路を得る。 - 特許庁

To eliminate the effect due to signal delay or waveform distortion caused by connecting a measurement system, such as an LSI tester in an AC test, without enlarging the circuit scale so much, in a semiconductor integrated circuit having a built-in interface circuit for transferring serial data.例文帳に追加

シリアルデータを転送するインタフェース回路を内蔵した半導体集積回路において、回路規模をあまり大きくすることなく、ＡＣテストにおいてＬＳＩテスタ等の測定系を接続することによる信号遅延や波形歪の影響を排除する。 - 特許庁

The circuit board 210 has at least one retaining region 211 configured to retain an optical sensor, and at least one circuit configured to electrically connect the optical sensor to an output interface at a front end of the circuit board 210.例文帳に追加

回路基板２１０は、光センサを保持するように構成された少なくとも１つの保持領域２１１と、回路基板２１０のフロントエンドにある出力インターフェースに光センサを電気的に接続するように構成された少なくとも１つの回路とを有する。 - 特許庁

To provide a tolerant buffer circuit and an interface which cause no reverse current from an output terminal to an power supply voltage when the output terminal is at a potential higher than the power supply voltage of the output circuit, or even if the power supply voltage of the output circuit comes to 0 V.例文帳に追加

出力端子が出力回路の電源電圧より高電位である場合や、出力回路の電源電圧が０Ｖになっても出力端子から電源電圧へ電流の逆流入は発生しないトレラントバッファ回路及びインターフェースを提供すること。 - 特許庁

Therefore, the shift register circuit composed of the latch circuit LAT functions as a low voltage interface and also the clock signal CK input is interrupted when the latch circuit LAT is inactive, and load reduction in the clock signal line and decrease in power consumption are achieved.例文帳に追加

したがって、ラッチ回路LATで構成されたシフトレジスタ回路は低電圧インターフェースとして機能すると共に、ラッチ回路LATが非アクティブである場合にクロック信号ckの入力が停止されて、クロック信号線の負荷軽減および消費電力の低下が図られる。 - 特許庁

An alarm suppression circuit 18 suppresses the output of an alarm from the alarm generating circuit 19 to the operation interface section 16 in response to the control signal 20 from the control circuit 17 so as to prevent an alarm from being outputted to an operation section 5.例文帳に追加

警報抑止回路１８は、制御回路１７からの制御信号２０に応じて、警報抑止回路１８は警報発生回路１９からオペレーションインターフェース部１６に警報が出力されるのを抑止し、オペレーション部５へ警報が出力されないようにする。 - 特許庁

The memory driver 2 has a memory control interface 21, a parity data generating circuit 22 for generating parity data for determining the propriety of data transfer, and a parity check circuit 23 for comparing parity data which the circuit has generated with parity data transferred from the memory card 1.例文帳に追加

メモリドライバ２は、メモリ制御インタフェース２１の他、データ転送の良否を判定するためのパリティデータを生成するパリティデータ生成回路２２と、これが生成したパリティデータとメモリカード１から転送されたパリティデータとを比較するパリティチェック回路２３とを有する。 - 特許庁

In the case of a reproduction mode, a reproduced digital signal passing through a digital signal processing circuit 12 and the bus interface circuit 14 from a magnetic head 13 is optically modulated by the optical MODEM circuit 15 and sent to an optical cable 17 from the optical fiber terminal 16.例文帳に追加

再生モード時には、磁気ヘッド１３からデジタル信号処理回路１２およびバスインターフェース回路１４を通った再生デジタル信号は光変復調回路１５により光変調されて光ファイバー端子１６より光ケーブル１７に送出される。 - 特許庁

The board 13 is constituted of a connector for connection 14 with the board 1, an interface control circuit 16 with a host system 19, a connector for connection 17 with the host system 19, an SPM(Spindle Motor)/VCM(Voice Coil Motor) control circuit 18 and an arithmetic processing circuit 15.例文帳に追加

印刷回路板１３は、印刷回路板１との接続用コネクタ１４と、上位システムとのインタフェース制御回路１６と、上位システム１８との接続用コネクタ１７と、ＳＰＭ(Spindle Motor)／ＶＣＭ(Voice Coil Motor)制御回路１８と、演算処理回路１５とから構成される。 - 特許庁

The physical layer device 21 is equipped with a link layer interface 2, a physical layer logic circuit 3 and boards 4-6 and further is equipped with a testing link layer circuit 22 in the inside, a testing physical layer logic circuit 23 and switches 24-26.例文帳に追加

この物理層デバイス２１は、リンク層インターフェース２、物理層ロジック回路３、およびポート４〜６の他に、物理層ロジック回路３とポート４〜６の動作をテストするために、テスト用リンク層回路２２、テスト用物理層ロジック回路２３、およびスイッテ２４〜２６を内部に備えている。 - 特許庁

This electronic control device 10 loaded in a printer is provided with an electronic circuit 15 forbidding access to the internal circuit 11 by applying an H pulse from a pulse output port 16 of the internal circuit 11 to apply a voltage to an interface 12 and a connection part 13, in a wire connection part 14.例文帳に追加

プリンタに搭載した電子制御装置１０に、内部回路１１のパルス出力ポート１６からＨパルスを印加し、インターフェース１２と接続部１３に電圧を印加して内部回路１１へのアクセスを禁止する電子回路１５を結線部１４に設ける。 - 特許庁

A line card includes the subscriber line interface circuit operating so as to generate the ringing signal, and a subscriber line audio-processing circuit operating so as to measure the power parameter of the subscriber line interface circuit during the ringing cycle, compare the measured power parameter to the target power parameter, and adjust at least one ringing parameter of the ringing signal based on the comparison.例文帳に追加

回線カードは、リンギング信号を生成するように動作する加入者回線インタフェース回路と、リンギング・サイクル中に加入者回線インタフェース回路の電力パラメータを測定し、測定された電力パラメータを目標電力パラメータと比較し、比較に基づいて、リンギング信号の少なくとも１つのリンギング・パラメータを調整するよう動作する加入者回線オーディオ処理回路とを含む。 - 特許庁

A first microcomputer includes: a CPU; a plurality of ports; an interface circuit for outputting a CPU output signal generated by the CPU to an external device through any one of the plurality of ports; and a failure mode detection circuit for determining whether the CPU is in failure, and generating a failure signal to provide it to the interface circuit when determining the CPU is in failure.例文帳に追加

第１マイクロコンピュータは、ＣＰＵと、複数のポートと、前記ＣＰＵにより生成されたＣＰＵ出力信号を前記複数のポートのいずれかを介して外部装置に出力するインタフェース回路と、前記ＣＰＵが故障しているか否かを判定し、故障していると判定した場合に故障信号を生成して前記インタフェース回路に供給する故障モード検出回路とを備える。 - 特許庁

A counter circuit 40 has a counter for loading X, Y, M and Y, and renews X, Y, M and N according the display of the rectangular regions or the like, and an address generating circuit 50 generates an address value corresponding to the display data on the basis of the count value from the counter circuit 40, and outputs it to the display controller interface circuit 60.例文帳に追加

カウンタ回路４０は、Ｘ、Ｙ、Ｍ、Ｎをロードするカウンタを持ち画素、矩形領域等の表示により、Ｘ、Ｙ、Ｍ、Ｎを更新し、アドレス生成回路５０は、カウンタ回路４０からのカウント値に基づいて表示データに対応するアドレス値を作成し、表示コントローラインタフェース回路６０出力する。 - 特許庁

The input interface circuit 100 includes an input first stage circuit connected to a signal terminal at which data is externally input, and a phase adjustment circuit 6 for adjusting a clock that is externally input and a latch timing signal to latch circuits 3 and 4 included in the input first stage circuit to the same phase.例文帳に追加

本発明に係る入力インターフェース回路１００は、データが外部入力される信号端子に接続される入力初段回路と、外部入力されるクロックと、入力初段回路に含まれるラッチ回路３、４へのラッチタイミング信号とを同位相に調整する位相調整回路６と、を備える。 - 特許庁

A TDM line interface circuit 3 always monitors whether or not a fault exists in a time division multiple line, and when the circuit 3 detects that the fault exists, the circuit 3 outputs a cell transmission stop signal stopping cell transmission to an ATM cell assembling and disassembling circuit 4 and stops a cell transmission operation to the ATM line.例文帳に追加

ＴＤＭ回線インタフェース回路３は時分割多重回線に障害が有るか否かを常時監視し、障害が有ることが検出された場合には、セルの送信を停止させるセル送信停止信号をＡＴＭセル組立分解回路４に出力し、ＡＴＭ回線に対するセル送信動作を停止させる。 - 特許庁

This malfunction-preventing external memory interface circuit has: a data input synchronizing circuit 14 for sampling data outputted from the external ROM 50 by use of a clock; and an error decision circuit 15 deciding that data are effective when the data input synchronizing circuit 14 takes a sample of the same data successively at least two times.例文帳に追加

外部ＲＯＭ５０から出力されたデータを、クロックを用いてサンプリングするデータ入力同期回路１４と、データ入力同期回路１４が少なくとも２回連続して同じデータをサンプリングしたときにそのデータを有効なデータと判定するエラー判定回路１５とを有することを特徴とする。 - 特許庁

To provide a matrix type image display device in which the difference in the input signal levels from an external circuit such as a control circuit and an image signal processing circuit and the actual driving signal levels of respective pixels is absorbed, an additional constitution such as an interface circuit is not required and the cost and power consumption are reduced.例文帳に追加

制御回路や画像信号処理回路などの外部回路からの入力信号レベルと、実際の各画素の駆動信号レベルとの差を吸収可能とし、インタフェイス回路などの追加構成を不要として、低コスト化および低消費電力化を図るマトリクス型画像表示装置を提供する。 - 特許庁

To provide a technology capable of improving a development speed of an information apparatus while relieving a processing load on a microcomputer, the information apparatus including a main processing circuit, an interface circuit, and the microcomputer.例文帳に追加

メイン処理回路、インタフェース回路及びマイクロコンピュータを備える情報機器において、マイクロコンピュータの処理負荷を低減しつつ、装置の開発スピードを向上させることが可能な技術を提供することを目的とする。 - 特許庁

A selection circuit 4 selects a signal line 11 and enables a signal to be transmitted and received between a data processing circuit 3 and an X.21 interface 14, when it does not receive a connection selection signal from a signal line 16.例文帳に追加

選択回路４は、信号線１６からの接続選択信号を受けていない時に、信号線１１を選択しデータ処理回路３とＸ．２１インタフェース１４との信号の送受信を可能にさせる。 - 特許庁

In an outside system which performs access to a semiconductor storage device, the same arithmetic operation is executed in the same way as the arithmetic circuit 20 based on the uncertain value, and the arithmetic result is inputted to an interface circuit 3 as an input password.例文帳に追加

半導体記憶装置をアクセスする外部システムにおいて上記不定値に基づいて演算回路２０と同じ演算を行い、その演算結果を入力パスワードとしてインターフェース回路３に入力する。 - 特許庁

The operation of a regulator 107 is stopped by a signal for stopping generation of a low voltage, and under such condition as VOUT is fully dropped, a supply stop signal to the circuit of interface is transmitted to a level shift circuit 121.例文帳に追加

低い電圧の発生を停止する信号により、レギュレーター１０７の動作を止め、ＶＯＵＴが十分下がった状態でインターフェイスを行う回路へ供給停止信号をレベルシフト回路１２１に伝達する。 - 特許庁

An interface 6b enabling reading and writing from the outside part is connected to a DSP register 6a including at least a program control register other than a pipe line register, a logical circuit, and a sum of products calculating circuit in a DSP.例文帳に追加

ＤＳＰ内のパイプラインレジスタ、論理回路、積和演算回路を除く、少なくともプログラム制御レジスタを含むＤＳＰレジスタ６ａに、外部から読み書き可能とするためのインターフェイス６ｂを接続する。 - 特許庁

When an interface and control circuit 11 recognizes no command from a host device and the magnetic disk device in the operation waiting state, a servo control circuit 12 releases the feedback control for positioning.例文帳に追加

インターフェース及び制御回路１１が、上位装置からの命令が無く、磁気ディスク装置が動作待機状態であることを認識すると、サーボ制御回路１２は、位置決めのためのフィードバック制御を解除する。 - 特許庁

To reduce a circuit scale of a bus interface wrapper circuit by allowing an AHB-Lite master to be built in an AHB bus system in the same manner as an AHB master without providing local arbiters per AHB slave.例文帳に追加

バスインタフェースラッパー回路に関し、ローカルアービタをＡＨＢスレーブ毎に備えることなく、ＡＨＢ−ＬｉｔｅマスタをＡＨＢマスタと同様にＡＨＢバスシステムに組み込むことができるようにし、回路規模の削減等を図る。 - 特許庁

To provide a semiconductor device including an interface circuit for input/output of a signal to/from other circuit that quickly keeps input/output pads to a high impedance state after shifting from a tolerant mode to an ordinary input mode.例文帳に追加

他の回路との間で信号の入出力を行うインターフェース回路を含む半導体装置において、トレラントモードから通常入力モードに移行した後、速やかに入出力パッドをハイインピーダンス状態に保つ。 - 特許庁

A transmission interface circuit 20 transmits the image data of which the luminance value is corrected by the gamma correction circuit 16, to the source driver 224 disposed on an external part in synchronization with timing set by the timing controller 18.例文帳に追加

送信インタフェース回路２０は、タイミングコントローラ１８により設定されたタイミングと同期して、ガンマ補正回路１６により輝度値が補正された映像データを、外部に設けられたソースドライバ２２４へ送出する。 - 特許庁

A processor 22 instructs an address for storing information of the cordless telephone received by an interface circuit 20 through an address translating circuit 23 to a storage device 21 and writes the information of the cordless telephone in the storage device 21.例文帳に追加

処理装置２２は、インタフェース回路２０が受信したコードレス電話の情報を記憶させるアドレスをアドレス変換回路２３を介して記憶装置２１に指示し、記憶装置２１にコードレス電話の情報を書き込む。 - 特許庁

To provide an interface circuit which is capable of preventing complementary transistors connected in series between a power supply voltage and a ground from generating a through-current, by providing a circuit of small scale additionally.例文帳に追加

小規模な回路を追加することによって、電源電圧ＶＤＤと接地との間に直列に接続された相補型の各トランジスタによる貫通電流の発生を防止することができるインタフェース回路を得る。 - 特許庁

A plurality of external terminals (output terminals) of a semiconductor substrate in which a plurality of transistors having gate oxide film thickness of different two kinds or more are formed are connected to an internal circuit through an interface circuit.例文帳に追加

異なる２種類以上のゲート酸化膜厚を有する複数のトランジスタが形成された半導体基板の複数の外部端子（出力端子）は、インターフェース回路を介して内部回路に接続されている。 - 特許庁

When stereo PCM data are D/A converted into analog audio signals in the left channel and the right channel, a D/A converter circuit 33 is supplied with the stereo PCM data output from an interface circuit 31 as it is.例文帳に追加

ステレオＰＣＭデータを左チャンネルおよび右チャンネルのアナログオーディオ信号にＤ／Ａ変換するときには、インターフェイス回路３１から出力されるステレオＰＣＭデータをそのままＤ／Ａコンバータ回路３３に供給する。 - 特許庁

The semiconductor device adopts a multiplexer (13) which select the memory controller or the built-in self-test circuit in a switchable manner as a circuit for connecting to the memory interface conforming to the control information input from the outside through the TAP controller.例文帳に追加

ＴＡＰコントローラを介して外部から入力する制御情報に従ってメモリインタフェースに接続する回路としてメモリコントローラ又ビルトインセルフテスト回路を切り替え可能に選択するマルチプレクサ（１３）を採用する。 - 特許庁

In short, the high-speed switch 2b and the terminal circuit 3b are exclusively controlled by the output of the terminal switch control signal 1b, connects/disconnects the SCSI interface bus, and performs on/off of the terminal circuit 3b.例文帳に追加

つまり、終端切り換え制御信号１ｂの出力により、高速スイッチ２ｂと終端回路３ｂは排他で制御され、ＳＣＳＩインタフェースバスの接続／切断、及び終端回路３ｂのＯＦＦ／ＯＮを行う。 - 特許庁

The interface circuit CD100 is set if necessary, and the setting wire display DP100 reads the voltage value measured by the voltage value measuring circuit VD100 to be converted and displayed into a target value.例文帳に追加

インターフェース回路ＣＤ１００は必要に応じて設置され、設定線形表示装置ＤＰ１００は電圧値測定回路ＶＤ１００で測定され調整された電圧値を読み取ってターゲット値に変換表示する。 - 特許庁

An additional circuit 25 provided with a user interface 26 is provided in a sub substrate 23 provided to be attendant on an LCD panel 21 provided with a backlight 22 having an LED as a light source and provided with a backlight power circuit 24.例文帳に追加

ＬＥＤを光源とするバックライト２２を備えたＬＣＤパネル２１に付随して設けられる、バックライト電源回路２４を備えたサブ基板２３に、ユーザインタフェース２６を具備する付加回路２５を設ける。 - 特許庁

Therein, the interface circuit 130 and the control circuit 120 are formed on one chip.例文帳に追加

本発明は、制御信号に応じて駆動能力を可変するインターフェイス回路と、前記インターフェイス回路の出力電圧範囲に応じて、前記制御信号を生成する制御回路とを１チップ上に有する半導体装置である。 - 特許庁