「interface circuit」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索

To provide an integrated circuit device which is easily used for either transmission or image data processing, as well as a communication interface board and an image forming apparatus using the integrated circuit device.例文帳に追加

通信用，画像データ処理用のどちらにでも容易に利用することのできる集積回路素子、並びに、その集積回路素子を利用した通信インタフェース基板及び画像形成装置の提供。 - 特許庁

An identification information request command input via a connector 220 connectable to external equipment is input to an input port 211 via a photocoupler 212 in an interface circuit and a buffer circuit 211.例文帳に追加

外部機器と接続可能なコネクタ２２０を介して入力された識別情報要求コードが、インタフェース回路におけるフォトカプラ２１２およびバッファ回路２１１を介して入力ポート２１１に入力される。 - 特許庁

The interface circuit 100 is provided with single-end electric circuits 106, 107 and a differential electric circuit 108, single-end and differential signals are switched by complementary ENSE and ENDF signals.例文帳に追加

インタフェース回路１００は、シングルエンド電気回路１０６、１０７と差分電気回路１０８とを備え、相補的なＥＮＳＥ信号とＥＮＤＦ信号とでシングルエンドか差分信号かを切り替える。 - 特許庁

To provide a headset interface circuit capable of automatically switching the amplification degree of a transmitter circuit according to the kind of a headset, and capable of operating at a voltage equal to or lower than a power supply voltage of a communication device.例文帳に追加

ヘッドセットの種類に応じて自動的に送話器回路の増幅度を切り替えると共に、通信機器の電源電圧以下で動作することが可能なヘッドセットインタフェース回路を提供する。 - 特許庁

The input/output interface circuit, only when a release code corresponding to the authentication code is input from the external device, outputs the data received from the input/output control circuit without encrypting it.例文帳に追加

入出力インターフェース回路は、認証コードに一致する解除コードが上記の外部装置から入力された場合にのみ、入出力制御回路から受け取るデータを暗号化せずに出力する。 - 特許庁

To provide a DLL circuit adjustment system that can adjust sampling timing of a DLL circuit without the increase of interface signals, an increase in encoding overhead quantity, and a decrease in data transfer efficiency.例文帳に追加

インタフェース信号の増加や符号化オーバヘッド量の増加がなく、またデータ転送効率の低下をなすことなく、ＤＬＬ回路のサンプリングタイミングの調整が可能なＤＬＬ回路調整システムを得る。 - 特許庁

To perform a highly precise AC test without a high-speed operative LSI tester, in a semiconductor integrated circuit containing a high-speed interface circuit for transferring serial data.例文帳に追加

シリアルデータを転送する高速インタフェース回路を内蔵した半導体集積回路において、高速動作が可能なＬＳＩテスタによらなくても高精度のＡＣテストを行うことができるようにする。 - 特許庁

To easily achieve a synchronous serial bus connection between a control side circuit having only an existing parallel interface part and a controlled side circuit by suppressing increase of the mounting area on a substrate or costs.例文帳に追加

基板上の実装面積やコストの上昇を抑えつつ、既存のパラレルインターフェース部のみをもつ制御側回路と被制御側回路との間で非同期式シリアルバス接続を簡易に実現すること。 - 特許庁

Further, the space is not required for housing a coaxial line as an interface between the microstrip line high frequency circuit component 13 and the air line high frequency circuit 15, such that the space is saved.例文帳に追加

また、マイクロストリップ線路型高周波回路部品１３とエアライン型高周波回路１５とのインターフェースとしての同軸線路を収納するスペースが不要となり、スペースの省力化を実現した。 - 特許庁

An interface circuit 24 of the remote monitoring apparatus 10 captures the character data sent through the transmission line 12 and a signal processing circuit 22 decides whether or not the character data are data to be converted into voice.例文帳に追加

遠隔監視装置１０は、伝送回線１２からの文字データをインターフェース回路２４により取り込み、信号処理回路２２がその文字データが音声化すべきデータかどうかを判断する。 - 特許庁

A system control circuit 108 operates communication processing through a printer interface circuit 101 with a copying device 200, and identifies the classification of the copying device 200 connected with a printer controller 100.例文帳に追加

システム制御回路１０８は、プリンタインターフェース回路１０１を介して複写装置２００と通信処理を行い（Ｓ１）、プリンタ制御装置１００に接続された複写装置２００の種別を識別する（Ｓ２）。 - 特許庁

A data communication terminal unit 11 is constituted of a control circuit 14, a memory 15, a communication circuit 18 capable of communicating through a PHS line, an external interface 20 and a switch detecting part 21, etc.例文帳に追加

データ通信端末装置１１は、制御回路１４，メモリ１５，ＰＨＳ回線を通じて通信可能な通信回路１８，外部インターフェース２０およびスイッチ検出部２１などから構成される。 - 特許庁

The coordinated debug circuit 3 has a break coordination combination circuit 201, a coordination break control register 202, a coordination break status register 203, a trace data storage part 204, and an external device interface part 205.例文帳に追加

協調デバッグ回路３は、ブレーク協調組み合わせ回路２０１、協調ブレークコントロールレジスタ２０２、協調ブレークステータスレジスタ２０３、トレースデータ格納部２０４、外部デバイスインターフェイス部２０５を備えている。 - 特許庁

The external storage device interface circuit has a 1st terminal part constituted as a socket for connection with multiple contacts of the IC card and a 2nd terminal part which is coupled with the voice synthesizing circuit.例文帳に追加

外部記憶装置インターフェース回路は、ＩＣカードの複数の接点との結合のためのソケットとして構成された第１の端部と、音声合成回路に結合する第２の端部とを有する。 - 特許庁

To obtain a data storage device capable of efficiently utilizing a limited transfer band by making an instruction generation circuit such as an external interface circuit smaller and to obtain a data transferring method that is used for it.例文帳に追加

外部インタフェース回路等の命令発生回路を小規模にし、限られた転送帯域を効率良く使用することが可能なデータ記憶装置及びそれに用いるデータ転送方法を得ることである。 - 特許庁

The reduction of the battery voltage of the interface circuit 7 is monitored by a voltage monitoring and detecting circuit 11 on the basis of a potential difference V between the emitter and collector of a phototransistor PT1 in the photocoupler PH1.例文帳に追加

インターフェース回路７の電池電圧の低下は、フォトカプラＰＨ１におけるフォトトランジスタＰＴ１のエミッタ・コレクタ間の電位差Ｖに基づき、電圧監視検出回路１１によって監視されている。 - 特許庁

When the one-chip microcomputer 15 operates alone, its CPU 21 switches a switching circuit 29 to the side of a JTAG interface 27 and places the motor control circuit 16 in operation through internal serial communication.例文帳に追加

ワンチップマイコン１５が単体で動作する場合、そのＣＰＵ２１は、切替回路２９をＪＴＡＧインターフェース２７側に切り替え、内部シリアル通信を経由してモータ制御回路１６を動作させる。 - 特許庁

The terminal 102 comprises: a CPU 114 for performing processing for downloading the content from the server 106; a memory 126 for receiving the downloaded content; and an integrated circuit card interface circuit 116.例文帳に追加

端末１０２は、サーバ１０６からコンテンツをダウンロードするための処理を行うＣＰＵ１１４と、ダウンロードされたコンテンツを受け取るためのメモリ１２６と、集積回路カードインターフェース回路１１６を備える。 - 特許庁

On the other hand, pattern detectors 32, 34 detect the pattern of the signal from the interface sides, a discrimination circuit 35 discriminates the coincidence and a selection circuit 36 outputs the signal of the selected channel to the voice panel.例文帳に追加

一方、インタフェース側からの信号のパターンをパターン検出器３２、３４で検出し、一致を判定回路３５で判定し、選択回路３６で選択した回線の信号を音声盤側に出力する。 - 特許庁

A destination interface address of an input packet read from a destination interface address input means 4 for a received packet is collated with a destination interface address of each routing entry from a routing entry input means 2 read by a destination interface address read section 11 by using three-input AND circuits 16, 17, a two-input AND circuit 18 and comparators 19, 20.例文帳に追加

受信パケットの宛先インタフェースアドレス入力手段４から読取った入力パケットの宛先インタフェースアドレスと、ルーティングエントリ入力手段２から宛先インタフェースアドレス読取り部１１が読取った各ルーティングエントリが持つ宛先インタフェースアドレスとの照合を３入力アンド回路１６，１７と２入力アンド回路１８と比較器１９，２０とを用いて行う。 - 特許庁

To realize a driving circuit integrated liquid crystal display device wherein image display characteristics in a driving circuit integrated panel is more stabilized without increasing the number of interface signal lines and the power consumption an outer part controlling circuit, and the power consumption is reduced.例文帳に追加

外部コントロ−ル回路のインタ−フェ−ス信号本数や、消費電力を増大させることなく、駆動回路一体型パネル内部の画像表示特性をより安定にし、かつ低消費電力の駆動回路一体型液晶表示素子を実現する。 - 特許庁

The integrated circuit device 20 comprises an input pad region 30, and an interface circuit 50 equipped with at least one receiving circuit 62 for receiving at least a pair of differential signals DP and DM from the input pad region 30.例文帳に追加

集積回路装置２０は、入力パッド領域３０と、入力パッド領域３０から入力される少なくとも一対の差動信号ＤＰ，ＤＭを受信する少なくとも一つの受信回路６２を備えたインターフェース回路５０とを有する。 - 特許庁

When the image forming device 100 is in the power-saving state, a latch circuit 104 and a mask circuit 105 control whether to transmit a return signal inputted from a network interface card 119 to the voltage control circuit 112 or not.例文帳に追加

画像形成装置１００が省電力状態にある場合において、ラッチ回路１０４及びマスク回路１０５は、ネットワークインターフェースカード１１９から入力される復帰信号を、電圧制御回路１１２へ伝達するか否かを制御する。 - 特許庁

A power supply circuit 11 for a microcomputer supplies the power of the low accuracy in the input/output interface circuit 10 and the CPU 9, and a power supply circuit 12 for sensors supplies the power of high accuracy to the sensor circuits 1, 2 and the A/D converters 5, 6.例文帳に追加

マイコン用電源回路１１は入出力インターフェイス回路１０及びＣＰＵ９に低精度の電源電力を給電し、センサ用電源回路１２はセンサ回路１、２、Ａ／Ｄコンバータ５、６に高精度の電源電力を給電する。 - 特許庁

To sufficiently detect a failure of an interface part of a BIST design object circuit with a scan test design object circuit, and automatically generate a test pattern in a semiconductor integrated circuit using both a BIST and a scan test.例文帳に追加

ＢＩＳＴとスキャンテストを併用する半導体集積回路において、ＢＩＳＴ設計対象回路とスキャンテスト設計対象回路とのインタフェース部分の十分な故障検出を可能にし、かつテストパターンの自動生成を可能にする。 - 特許庁

The differential transmission circuit 100 can be applied to a circuit board 111 for an interface between a plurality of circuit boards of an image processor equipped with a CCD, a printer, an LCD or the like for rapid processing of image signals, clock signals or the like.例文帳に追加

差動伝送回路１００は、画像信号やクロック信号などを高速処理するための、ＣＣＤや、プリンタ、ＬＣＤなどを備えた画像処理装置が具備する複数の回路基板のインターフェイス用回路基板１１１などに適用できる。 - 特許庁

A virtual circuit is formed to the ATM network between the two electric communication networks and connects with the 1st electric communication network via a port of the 1st interface and connects with the 2nd electric communication network via a port of the 2nd interface.例文帳に追加

２つの電気通信網間のＡＴＭネットワークに仮想回線を作り、第１のインターフェース装置のポートを介して第１の電気通信網に接続し、第２のインターフェースのポートを介して第２の電気通信網を接続する。 - 特許庁

In a dummy data addition period wherein the image data after an interface part 1 returns from the sleep mode to the high-speed mode cannot be correctly transmitted, dummy data are transmitted from a dummy data addition circuit 32, and regular data are outputted from the interface part 1.例文帳に追加

インターフェース部１がスリープモードから高速モードに復帰した後の画像データを正しく伝送できないダミーデータ付加期間に、ダミーデータ付加回路32からダミーデータを送信してインターフェース部１から正規データを出力する。 - 特許庁

The network connection apparatus includes a packet processing means for transmitting only transmission packet data output by an active line interface circuit to a packet network and outputting reception packet data received from the packet network to both active and standby line interface circuits.例文帳に追加

現用の回線インタフェース回路が出力した送信パケットデータのみをパケット網に送信し、パケット網から受信した受信パケットデータは現用と予備の両方の回線インタフェース回路に出力するパケット処理手段を備える。 - 特許庁

In an information apparatus, a noise superimposed on the signal line of a Serial-ATA interface cable 16 is detected by a noise detection circuit 14, and interruption is generated, and a CPU 1 is notified of the communication abnormality of the Serial-ATA interface.例文帳に追加

Ｓｅｒｉａｌ−ＡＴＡインタフェース・ケーブル１６の信号線に乗ったノイズをノイズ検知回路１４が検知して割り込みを発生させることにより、ＣＰＵ１にＳｅｒｉａｌ−ＡＴＡインタフェースの通信異常を知らせる。 - 特許庁

According to the control of the circuit changing switch 4, although the advertisement information outputted from the encoder 2 is supplied to an output interface 6, the video image content is scrambled by a scrambler 5 using the scramble key and then supplied to the output interface 6.例文帳に追加

かかる切替スイッチ４の制御により、エンコーダ２から出力される出力Ｉ／Ｆ６に供給されるが、映像コンテンツは、スクランブラ５で上記のスクランブル鍵を用いてスクランブルされた後、出力Ｉ／Ｆ６に供給される。 - 特許庁

To provide an interface circuit and a method for obtaining the same, in which an interface is determined by option information in the case where identical two chips for a semiconductor memory device are connected so as to face with each other for packaging as a flip chip.例文帳に追加

半導体メモリ装置の同一なチップ２個を互いに相対するように結合してフリップチップにパッケージングする場合、オプション情報によりインターフェースを決定するインターフェース回路及びその方法を提供するにある。 - 特許庁

To solve the problem wherein a method for performing padding processing by a padding processing part in an SDRAM interface, when conducting the padding processing as prescribed by H.264 in each MB unit is unsuitable for circuit formation, because the performance of the SDRAM interface is degraded.例文帳に追加

ＭＢ単位でＨ.２６４に規定されたパディング処理を行う際、ＳＤＲＡＭインターフェース内のパディング処理部でパディング処理を行う方法は、ＳＤＲＡＭインターフェースのパフォーマンスを低下させるため回路化には不向きである。 - 特許庁

The electronic circuit includes a selectively configurable differential signal interface and a selection control input for selecting one of a plurality of standard differential signal interfaces for configuration of the differential signal interface.例文帳に追加

本電子回路は、選択的に形態特定可能な差動信号インターフェース及び該差動信号インターフェースのコンフィギュレーションに対して複数個のスタンダードの差動信号インターフェースのうちの１つを選択する選択制御入力を有している。 - 特許庁

The apparatus has an antenna circuit 1 of sending and receiving radio waves by a loading inverted-F antenna and a radio communication circuit 14, constituted of at least one circuit or more among control circuits for controlling radio communication, a modulation/demodulation circuit for modulating frequency, a frequency conversion circuit for converting the frequency and an interface circuit for inputting and outputting data.例文帳に追加

ローディング逆Ｆアンテナにより電波の送受信を行うアンテナ回路１と、無線通信の制御を行う制御回路、周波数の変調を行う変復調回路、周波数の変換を行う周波数変換回路、データの入出力を行うインタフェース回路のうち、少なくとも１つ以上の回路により構成される無線通信回路１４とを有する。 - 特許庁

For detecting external signals, the auxiliary power source circuit 50 does not feed the whole of an interface unit 20 with power but only a ring detector circuit 31, a LAN signal detector circuit 32, a 1284-signal detector circuit 33, a USB signal detector circuit 34, and a panel signal detector circuit 35 having requisite minimum functions for detecting the external signals.例文帳に追加

外部からの信号を検出するにあたって、補助電源回路５０は、インタフェース部２０の全体に電力を供給するのではなく、外部からの信号を検出するための最低限の機能を有するリング検出回路３１，ＬＡＮ信号検出回路３２，１２８４信号検出回路３３，ＵＳＢ信号検出回路３４，およびパネル信号検出回路３５にのみ電力を供給する。 - 特許庁

The memory interface circuit 267 inputs the delay signals 11, 12, and 13 of a plurality of fields where discontinuity of the frame discontinuous period generated by frame frequency change is minimized and an interface field information 244 of a present field 11 into an IP conversion circuit 246, according to the results of a frame frequency comparison circuit 320, and the IP conversion circuit 246 performs IP conversion, based on these input signals.例文帳に追加

メモリインタフェース回路２６７は、フレーム周波数比較回路３２０の結果に応じて、フレーム周波数変化のために生じるフレーム不連続期間の不連続性を最小限に抑えた複数フィールドの遅延信号１１、１２、１３と現フィールド１１のインタレースフィールド情報２４４をＩＰ変換回路２４６へ入力し、ＩＰ変換回路２４６はこれらの入力信号をもとにＩＰ変換を行う構成とした。 - 特許庁

To provide a host interface circuit capable of remarkably reducing the signal transition of an external address from an external host control device to reduce the power consumption and restricting the complication of the software processing of the external host control device by adding a simple address generating circuit to an interface circuit for transmitting the data through a bus controller circuit of the external host control device without using a DMA controller and a memory bus.例文帳に追加

ＤＭＡコントローラやメモリバスを必要とせずに外部ホスト制御装置のバスコントローラ回路経由でデータの送受信を行うインターフェース回路に対して、簡単なアドレス生成回路を付加することにより、外部ホスト制御装置からの外部アドレスバスの信号遷移を大幅に削減して電力消費を軽減且つ外部ホスト制御装置のソフトウェア処理の複雑化を抑制したホストインタフェース回路を提供する。 - 特許庁

The electronic device combines, on the one hand, a Near Field Communication (NFC) interface, including an antenna and a circuit for generating a modulated electromagnetic wave, and on the other hand a user interface including a touch-sensitive display configured to present an object relating to a communication action executable by means of the NFC interface.例文帳に追加

電子装置は、一方で、アンテナと、変調された電磁波を生成する回路とを含むニアフィールド通信（ＮＦＣ）インタフェースと、他方で、ＮＦＣインタフェースにより実行可能な通信アクションに関連するオブジェクトを提示するように構成されたタッチパネル式ディスプレイを含むユーザインタフェースとを組み合わせる。 - 特許庁

An interface circuit 26 provided in the recording device main body 60 disables the change of data of the hard disk drive 30, when the imposible signal is inputted.例文帳に追加

記録装置本体６０に設けられたインターフェース回路２６は、不可信号の入力があるときにハードディスク装置３０のデータの変更を不可能にする。 - 特許庁

An operation part 50 computes the coefficient COEFF of the filter 10 based on the parameter data PRM received by the interface circuit 30 and stores it in the operation part 50.例文帳に追加

演算部５０は、インタフェース回路３０が受けたパラメータデータＰＲＭにもとづき、フィルタ１０の係数ＣＯＥＦＦを計算し、演算部５０に格納する。 - 特許庁

A distribution content composed of a video image content and an advertisement information is inputted from an input interface 1, and is encoded at an encoder 2 to be supplied to a circuit changing switch 4.例文帳に追加

入力Ｉ／Ｆ１から入力された映像コンテンツと広告情報との配信コンテンツは、エンコーダ２でエンコードされて切替スイッチ４に供給される。 - 特許庁

To provide an interface circuit capable of shortening time where a first CPU can not use a bus and reducing a load of a second CPU.例文帳に追加

第１のＣＰＵがバスを使用することができない時間を短くするとともに、第２のＣＰＵの負荷を小さくすることができるインタフェース回路を提供する。 - 特許庁

Thus, the LCD display control circuit capable of coping with plural kinds (a 4-bit single scanning, an 8-bit dual scanning, and an 8-bit single scanning) of interface systems is obtained.例文帳に追加

これにより、複数種類（４ビットシングルスキャン、８ビットデュアルスキャン、８ビットシングルスキャン）のインターフェース方式に対応したＬＣＤ表示制御回路が得られる。 - 特許庁

When it is detected that the equipments 5 is connected to the interface 6, the circuit 3 generates an object based on the specific information of the detected equipment 5.例文帳に追加

回路３では、インタフェース６に機器５が接続されたことが検知されると、検知された機器５の固有の情報に基づいてオブジェクトが生成される。 - 特許庁