「interface circuit」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

By this, it is not necessary to remake the interface conversion circuit built in the body for each kind of the external connecting terminal, and the interface connector with a low cost and a high convenient characteristic can be provided.例文帳に追加

これにより、本体に内蔵されるインターフェース変換回路を外部接続端子の種類毎に作り替える必要がなく、低コストかつ利便性の高いインターフェースコネクタを提供することができる。 - 特許庁

The operation circuit is further provided with a check register 306, which is capable of writing in and reading out data for checking operation of a signal transfer system including a bus interface through the bus interface.例文帳に追加

さらに上記演算回路には、上記バスインタフェースを含む信号伝達系の動作チェックのためのデータを、上記バスインタフェースを介して書き込み及び読み出し可能なチェック用レジスタ（３０６）を設ける。 - 特許庁

In the interface 20, an interface circuit 23 outputs a bus use request signal BSAK corresponding to an access request to a system bus from the processor 10 and receives a bus use permission signal BSAW.例文帳に追加

インタフェース２０においては、インタフェース回路２３は、プロセッサ１０からのシステムバスへのアクセス要求に応じてバス使用要求信号ＢＳＡＫを出力し、バス使用許可信号ＢＳＡＷを受ける。 - 特許庁

The converted digital signal and the digital signal from a digital signal input interface 107 are transferred to recording media 116 and 117 through a recording medium interface circuit 115 to be digitally recorded.例文帳に追加

変換されたデジタル信号及びデジタル信号入力インターフェース１０７からのデジタル信号は、記録媒体インターフェース回路１１５を通じて記録媒体１１６，１１７に転送されてデジタル記録される。 - 特許庁

The MAC frame is unidirectionally transferred to a LAN interface part or multidirectionally transferred to logical circuits other than an inputted logical circuit and the LAN interface part in accordance with the judged result.例文帳に追加

判定に応じ、ＬＡＮインタフェース部に向けてＭＡＣフレームを一方向に転送し、または、入力された論理回線以外の論理回線及びＬＡＮインタフェース部に向けてＭＡＣフレームを多方向に転送する。 - 特許庁

The ATAPI side connected to an original device of the USB bridge circuit is connected to the personal computer, and the personal computer reads in the data transmitted to a USB bridge via a USB interface by the personal computer by the ATAPI interface.例文帳に追加

ＵＳＢブリッジ回路の本来デバイスに接続するＡＴＡＰＩ側をパソコンに接続し、パソコンがＵＳＢインターフェースでＵＳＢブリッジに送信したデータをＡＴＡＰＩインターフェースでパソコンが読み込む。 - 特許庁

The error message transmission request control unit determines whether a circuit opposite to the interface control circuit over the serial bus should be notified about each kind of error classified, and outputs a transmission request if it determines that the circuit should be notified.例文帳に追加

エラーメッセージ送信要求制御部は、分類されたエラー種類毎にエラーをシリアルバス上で対向する回路に通知するか否かを判定し、通知すると判定した場合に送信要求を出力する。 - 特許庁

When the output signals of the input signal interruption detection circuit 12 are inputted, the changeover switch 23 switches to the AIS generated in an AIS signal generation circuit 24 and performs output to a reception end interface conversion circuit 25.例文帳に追加

切替スイッチ２３は入力信号断検出回路１２の出力信号が入力されると、ＡＩＳ信号発生回路２４で発生されたＡＩＳに切替えて受端インタフェース変換回路２５に出力する。 - 特許庁

To provide an interface circuit for enabling to supply a single clock and a differential clock by switching to a circuit operated by the single clock or a circuit operated by the differential clock, using a clock of a single clock system.例文帳に追加

シングル・クロック方式のクロックを用いて、シングル・クロックと差動クロックとを、シングル・クロックで動作する回路と差動クロックで動作する回路とに切り換えて供給可能にするためのインタフェース回路を提供する。 - 特許庁

To provide a malfunction-preventing external memory interface circuit capable of inputting only normal data outputted from an external memory into an internal circuit, and normally and continuously operating the internal circuit.例文帳に追加

外部メモリから出力された正常なデータのみを内部回路へ入力させることができ、内部回路を正常にかつ継続的に動作させることができる誤動作防止用外部メモリインターフェース回路を提供する。 - 特許庁

This memory is provided with a self-oscillation counter test circuit 5 in which an oscillation clock SFCI used for a refresh address counter circuit 2 is counted up and the counted result is outputted to an external terminal for monitoring through an interface circuit 3.例文帳に追加

リフレッシュアドレスカウンタ回路２で用いられる発振クロックＳＦＣＩをカウントアップし、インターフェース回路３を介してモニタ用外部端子にカウント結果を出力するセルフ発振カウンタテスト回路５を設ける。 - 特許庁

The power converter circuit has a converter including a magnetic core mounted on the circuit board and molded with encapsulated material, and it is provided with interface contacts 33 on bottom surface thereof electrically connected with an external circuit board 39.例文帳に追加

電力変換回路は磁気コアを含むコンバータを回路基板に実装してカプセル化材料でモールドしており，外部の回路基板３９と電気的に接続するインタフェース接点３３が底面に設けられている。 - 特許庁

When a lightning surge circuit 44 is short-circuited due to occurrence of lightning during the mounting operation of an electronic component, a protective circuit 43 delivers a detection signal to a CPU 20 through a signal circuit 46 and an interface 24.例文帳に追加

電子部品の装着動作を行っているときに、雷が発生し雷サージ回路４４がショートすると、保護回路４３が信号回路４６経由でインターフェース２４を介してＣＰＵ２０に検出信号を送る。 - 特許庁

This compensating voltage sampling and measuring device is provided with a voltage value measuring circuit VD100, a current value measuring device AD100, a controllable impedance regulation circuit VR100, an interface circuit CD100 and a setting wire display DP100.例文帳に追加

電圧値測定回路ＶＤ１００、電流値測定装置ＡＤ１００、制御可能インピーダンス調整回路ＶＲ１００、インターフェース回路ＣＤ１００および設定線形表示装置ＤＰ１００を備える。 - 特許庁

To provide a multifunctional device capable of efficiently and surely updating a necessary control circuit program vrithout requiring work such as the substitution of a ROM in a control circuit and an interface in each control circuit.例文帳に追加

制御回路上のＲＯＭ交換といった作業や各制御回路毎のインタフェースを必要とせずに、必要な制御回路のプログラムを効率良く確実に更新することが可能な多機能装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit having such constitution that increase in a signal delay time and extension of a chip size which are caused by insertion of a level shifter circuit to a multi-power source interface circuit can be suppressed.例文帳に追加

マルチ電源インタフェース回路のレベルシフタ回路挿入による信号遅延時間の増加及びチップサイズの拡大を非常に小さく抑制することが可能な構成の半導体集積回路を提供する。 - 特許庁

A program memory 16 for storing a display control program is connected to a control circuit 12 to which a network interface 11 is connected, a plurality of incoming call lines being connected to the network interface 11, and the control circuit 12 controls read / write of a storage circuit 14 for storing incoming line information and caller related information or the like.例文帳に追加

複数の着信回線が接続されたネットワークインターフェイス１１が接続される、制御回路１２には、表示制御プログラムが格納されたプログラムメモリ１６が接続され、着信回線情報や発信者関連情報等を記憶する記憶回路１４の読み出しと書き込みを制御する。 - 特許庁

A processor circuit 12 has at least one data interface and an asynchronous transfer mode segmenting part, that generates an asynchronous transfer mode cell to be transmitted by the circuit 11, identifies a data protocol and supplies a proper received data packet to the data interface.例文帳に追加

プロセッサ回路１２は、少なくとも１つのデータインターフェースと、フロントエンド回路１１によって送信される非同期転送モードセルを生成する非同期転送モードセグメンテーション部を有し、データプロトコルを識別して、適切な受信データパケットをデータインターフェースに供給する。 - 特許庁

At least partial data buses of plural parallel data busses of an interface circuit 14 are selectively conducted by a byte length set signal by means of an input/output pass selector 24, whereby the number of bytes of the input/output data busses of the interface circuit is controlled to a desired byte length.例文帳に追加

入出力バス選択器２４によりインタフェース回路１４の複数並列のデータバスのうち少なくとも一部のデータバスをバイト長設定信号により選択的に導通し、インターフェイス回路の入出力データバスのバイト数を所望のバイト長とする。 - 特許庁

The recording data input from the first control circuit through the serial interface are temporarily stored in a receiving buffer of a second control circuit, and the transfer speed of the serial interface is controlled according to a writable area of the receiving buffer.例文帳に追加

そして、前記シリアルインタフェースを介して前記第１の制御回路から入力した前記記録データを一時的に第２の制御回路の受信バッファに格納し、前記受信バッファの書き込み可能領域に応じて前記シリアルインタフェースの転送速度を制御する。 - 特許庁

An N/W interface circuit 4 and a video interface circuit 8 arranged to control communicable/uncommunicable independently are provided and a control section 6 monitors transmitting/receiving conditions of data from an external unit and controls conduction/nonconduction of respective interfaces.例文帳に追加

通信可能／非可能を独立して制御可能に構成されたＮ/Ｗインタフェース回路４とビデオインタフェース回路８とを設け、制御部６によって外部装置からのデータの送受信状況の監視されるとともに、夫々のインターフェースの通電／非通電が制御される。 - 特許庁

In the multiscreen display device, a pixel clock 107 output from a phase shifter 5 which matches the phase of a pixel clock 106 generated by a PLL 4 with data of a digital video signal reproduced by a digital interface receiver circuit 1 is used as the pixel clock of a digital interface transmitter circuit 2.例文帳に追加

ＰＬＬ４で生成された画素クロックをデジタルインターフェースレシーバ回路１で再生されたデジタル映像信号１０１のデータに位相を合わせる移相器５により出力される画素クロック１０７をデジタルインターフェーストランスミッタ回路２の画素クロックとして用いる。 - 特許庁

In integrating the digital still camera(DSC) and the digital video tape recorder(DVTR), the system has an interface circuit (B) 700 for signal conversion comprising the same function blocks of an interface circuit (A) 600 and the transmission reception of the signal between both the devices are executed via the interface circuits (A), (B) and connectors.例文帳に追加

画像音声メモリー装置（ＤＳＣ）とデジタル映像音声記録再生装置（ＤＶＴＲ）とを一体にした場合、インターフェース回路（Ａ）６００と同一機能ブロックからなる信号変換のためのインターフェース回路（Ｂ）７００を有し、両装置間の信号の送受を上記インターフェース回路（Ａ）（Ｂ）及び上記コネクターを介して行うことができるようにしたものである。 - 特許庁

To obtain an output buffer circuit capable of outputting either a low voltage signal of 3.3V or a high voltage signal of 5V with respect to a low voltage input signal of 3.3V with a simple circuit configuration, and an interface circuit using the buffer circuit.例文帳に追加

簡単な回路構成で、３．３Ｖの低電圧入力信号に対して３．３Ｖの低電圧信号又は５Ｖの高電圧信号のいずれかを出力することができる出力バッファ回路及び出力バッファ回路を使用したインタフェース回路を得る。 - 特許庁

The optical disk device 10 is provided with a pickup part 11, a pickup control part 20, a data reproducing circuit 26, a PLL control circuit 27, a CPU 31, a RAM 32, a ROM 33, a LED driving circuit 34a, a LED display part 34b, and an interface circuit 35.例文帳に追加

本発明に係る光ディスク装置１０は、ピックアップ部１１、ピックアップ制御部２０、データ再生回路２６、ＰＬＬ制御回路２７、ＣＰＵ３１、ＲＡＭ３２、ＲＯＭ３３、ＬＥＤ駆動回路３４ａ、ＬＥＤ表示部３４ｂ、インターフェース回路３５を有する。 - 特許庁

When both voltage detection circuits 5, 6, which is able to detect the presence of an AC short circuit, no longer detect AC short circuit voltage the changeover control circuit 11 will turn on the optical switch 12, even if a connection between a subscriber and an interface circuit 13 is interrupted.例文帳に追加

回線とインターフェース回路１３との間の接続が断の状態でもＡＣ混触の有無を検出可能な電圧検出回路５及び６の両回路がＡＣ混触電圧を検出しなくなれば、切替制御回路１１によって光スイッチ１２がオンされる。 - 特許庁

To provide an integrated circuit in which power consumption can be reduced in a non-operation mode of the integrated circuit while surely keeping data stored in a volatile memory element, in the integrated circuit provided with a volatile memory element and a logical interface circuit.例文帳に追加

本発明は、揮発性メモリ素子及び論理インターフェイス回路を備えた集積回路において、揮発性メモリ素子に記憶されたデータを確実に保持しつつ、集積回路の非活動モードにおける電力消費を低減できる集積回路を提供する。 - 特許庁

The signals which let start a power supply to drive the control circuit 18 and lighting of the discharge lamp 17 are made to be used in combination, and the DC voltage is made to be supplied from outside via an interface circuit 19.例文帳に追加

制御回路１８を駆動させる電源や放電灯１７の点灯をスタートさせる信号を兼用させてインターフェース回路１９を介して外から供給するようにした。 - 特許庁

To provide a method for controlling an I2C bus that makes it possible to forcibly open an I2C interface circuit from a PHY when the circuit is disabled by an SW-RESET.例文帳に追加

ＳＷ−ＲＥＳＥＴにより動作不能状態に陥った場合に、ＰＨＹからＩ２Ｃインタフェース回路を強制的に開放することを可能とする、Ｉ２Ｃバス制御方法を得る。 - 特許庁

A storage medium bus model 4 does not allow determination of whether an I/F bus model 5 or 6 is accessing the external destination of a circuit 2 via the storage medium interface of the circuit 2.例文帳に追加

Ｉ／Ｆバスモデル５と６のいずれが回路２の記憶媒体インタフェースを介して回路２の外部の接続先のメモリにアクセスしているかは、記憶媒体バスモデル４では判断できない。 - 特許庁

A digital exchange can be linked with a 32-circuit relay line trunk by mounting the 32-circuit relay line trunk 2 taking an interface with a nurse call device.例文帳に追加

デジタル交換機１に、ナースコール装置とのインターフェイスをとる３２回路中継線トランク２を実装させたことによりデジタル交換機と３２回路中継線トランクを連動させることが可能となる。 - 特許庁

An input interface circuit 10 is provided with a P-type MOS transistor P15 connected to the gate terminals of P-type MOS transistors P11 and P12 in a differential comparator circuit DCC.例文帳に追加

入力インターフェース回路１０は、差動比較回路ＤＣＣのＰ型のＭＯＳトランジスタＰ１１及びＰ１２のゲート端子に接続する、Ｐ型のＭＯＳトランジスタＰ１５を備えている。 - 特許庁

An insertion circuit 12 inserts a monitoring fixed pattern from a pattern generator 14 to data from a voice panel, a branch circuit 16 branches the resulting data and outputs the branched data to a couple of interface sides.例文帳に追加

音声盤側からのデータにパターン発生器１４からの監視用固定パターンを挿入回路１２により挿入し、分岐回路１６で分岐して１対のインタフェース側に出力する。 - 特許庁

To provide an integrated circuit in which the number of bits in data inputted/outputted through one pad can be increased, and an input/output interface method of the integrated circuit.例文帳に追加

一つのパッドを通じて入出力されるデータのビット数を増加させることができる集積回路を提供し、前記集積回路の入／出力インターフェース方法を提供する。 - 特許庁

The card reader (10) is provided with a magnetic read head (28) for reading a magnetic stripe (62) on an integrated circuit card (60) and an integrated circuit interface (42) for reading a terminal (64) on the card (60).例文帳に追加

カードリーダ（１０）は、カード（６０）上の磁気ストライプ（６２）を読取る磁気読取りヘッド（２８）と集積回路カード（６０）上の端子（６４）を読取る集積回路インターフェース（４２）を備える。 - 特許庁

To provide a signal processing circuit and an interface circuit, which can be appropriately adapted to increase of heat load caused by signal processing of superconducting single photon detector (SSPD) pixels in an SSPD array.例文帳に追加

ＳＳＰＤをアレー化した場合のＳＳＰＤピクセルの信号処理による熱負荷増大に対して適切に対応できる信号処理回路およびインターフェイス回路を提供する。 - 特許庁

When a sender calls, the main device operates and the sender number recognizing portion 3 gains the sender number from the sender side through the circuit interface portion 2 and the circuit 30.例文帳に追加

発信者から電話がかかると、主装置１が作動し発信者番号認識部３が回線インターフェース部２及び回線３０を介して発信者側から発信者番号を取得する。 - 特許庁

To provide a semiconductor circuit device for making it unnecessary to synchronously arbitrate an interface between a block synchronizing with a source clock and an integrated circuit part operating with a frequency different from the source clock.例文帳に追加

ソースクロックに同期するブロックと、ソースクロックと異なる周波数で動作する集積回路部とのインターフェースを同期調停することが不要となる半導体回路装置の提供。 - 特許庁

Recording data input from a host device is subjected to image processing by a first control circuit for recording by a recording head, and outputted from the first control circuit through the serial interface.例文帳に追加

ホスト装置から入力した記録データを、第１の制御回路により前記記録ヘッドでの記録のために画像処理し、前記第１の制御回路からシリアルインタフェースを介して出力する。 - 特許庁

The reset signal output circuit 312 outputs the reset signal RST to the interface circuit 110 when it is determined that the received packet includes the synchronizing signal generation indication information.例文帳に追加

リセット信号出力回路３１２は、受信したパケットが同期信号生成指示情報を含んでいると判断された場合に、リセット信号ＲＳＴをインターフェース回路１１０に出力する。 - 特許庁

To provide an integrated circuit for using a high-frequency timing reference generator from a high-speed serial interface for providing clocking and timing conditions for the integrated circuit.例文帳に追加

集積回路用のクロック及びタイミング条件を提供するために高速シリアルインターフェースから高周波数タイミング基準発生器を使用することを可能とする集積回路を提供する。 - 特許庁

An external signal 9a is input through an input/output interface circuit 6 and an abnormality detection circuit 5 and sent to the sequence processing unit 1 and the servo control 2.例文帳に追加

入出力インタフェース回路６および異常検出回路５を経て外部信号９ａが入力され、この外部信号９ａはシーケンス演算部１およびサーボ制御部２へ送られる。 - 特許庁

The subsystem control unit 31, if the suspend mode is instructed, reduces power supply from a VBUS of the USB interface to the circuit block 30, and resets the circuit block 30.例文帳に追加

サブシステム制御部３１は、サスペンドモードが指示されると、ＵＳＢインタフェースのＶＢＵＳから回路ブロック３０への電力の受給を低減するとともに、回路ブロック３０をリセットする。 - 特許庁

A multiplex edit circuit 17 recombines a structure of the HD signal into the structure in compliance with an ATSC system, and an encryption circuit 18 encrypts the recombined signal, which is outputted from an IEEE 1394 interface.例文帳に追加

ＨＤ信号は、多重化編集回路１７でATSC方式に準拠した構造に組み替えられて、エンクリプション回路１８で、暗号化され、IEEE１３９４インタフェース１９から出力される。 - 特許庁

ATCU and the power source circuit 21 are electrically connected through an interface part 16 composed of a harness 14, and a power source line 31 connecting each terminal part 13 and the power source circuit 21.例文帳に追加

ＡＴＣＵと電源回路２１を、ハーネス１４や、各端子部１３と電源回路２１を結ぶ電源ライン３１からなるインターフェース部１６を介して電気的に接続する。 - 特許庁