「interface circuit」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

This debug circuit 1a is constructed of a functional block 10, a host interface logic 11, an application corresponding logic 12, a comparison circuit 13, a temporary register 14, a RAM 15, and a multiplexer 16.例文帳に追加

デバッグ回路１ａは、機能ブロック１０、ホストインタフェースロジック１１、アプリケーション対応ロジック１２、比較回路１３、テンポラリレジスタ１４、ＲＡＭ１５、マルチプレクサ１６からなる。 - 特許庁

The inter-board trouble detection circuit of this invention is an inter-board trouble detection circuit which detects a trouble between an interface board 1 and a main signal processing board 2.例文帳に追加

本発明に係る基板間故障検出回路は、インタフェース基板１と主信号処理基板２の間の故障を検出する基板間故障検出回路である。 - 特許庁

To provide a semiconductor integrated circuit which is equipped with in-out interface capable of transacting ternary signal without increasing circuit scale or power consumption.例文帳に追加

回路規模や消費電力を増大させずに３値信号を扱うことの可能な入出力インターフェースを備えた半導体集積回路を提供することにある。 - 特許庁

An interface circuit 160 formats the digital signal from the converting circuit 120, imparts compatibility to signal communication to a previously selected device, and sends out the signal.例文帳に追加

また、変換回路１２０からのデジタル信号をインターフェース回路１６０でフォーマット化して、事前に選択したデバイスとの信号通信に互換性を持たせて送出する。 - 特許庁

To reduce a circuit scale by saving the read access of a CPU interface part in an internal circuit of an ASIC, an FPGA or the like without generating bus collision.例文帳に追加

ＡＳＩＣ、ＦＰＧＡなどの内部回路におけるＣＰＵインターフェース部のリードアクセスを、バス衝突を発生することなく省略可能にして、回路規模を削減する。 - 特許庁

Th reset signal generating circuit 24 generates a periodic reset signal ZRES synchronously with a leading of an enable signal EN generated from a interface circuit 27.例文帳に追加

リセット信号発生回路２４は、インターフェース回路２７から発生されるイネーブル信号ＥＮの立ち上がりに同期した周期的なリセット信号ＺＲＥＳを作成する。 - 特許庁

The simulating circuit 2 for testing a transit-time flowmeter 1 includes an interface circuit 20 connected to the transit-time flowmeter.例文帳に追加

本発明の一実施形態による、通過時間流量計（１）を試験するためのシミュレーション用回路（２）は、通過時間流量計と接続するインターフェース回路（２０）を備える。 - 特許庁

The power supply is applied through the first terminal Vdd1 to the input/output interface circuits 23 and 24, and the power supply is applied through a second terminal Vdd2 connected to the output circuit of the opening/closing element 11a to the control circuit 22a.例文帳に追加

入出力インタフェース回路23，24は第一端子Vdd1から給電され、制御回路22aは開閉素子11aの出力回路に接続された第二端子Vdd2から給電される。 - 特許庁

To provide devices, systems and methods for connecting a first circuit board and a second circuit board using an interface connector to upgrade a machine monitoring system.例文帳に追加

機械監視システムをグレードアップするために、インターフェースコネクタを用いて第１の回路基板および第２の回路基板を接続するための、デバイス、システムおよび方法を提供する。 - 特許庁

A gamma correction circuit 16 corrects the luminance value of the image data received by the reception interface circuit 10, based on the cumulative operation time measured by the timer 12.例文帳に追加

ガンマ補正回路１６は、タイマ１２により測定された累積動作時間にもとづき、受信インタフェース回路１０により受信した映像データの輝度値を補正する。 - 特許庁

This semiconductor processing device comprises an interface control circuit 4 and a processing circuit 5, and it is installed to an external device, e.g., a card slot 11, to receive an operating power supply.例文帳に追加

半導体処理装置は、インタフェース制御回路（４）と処理回路（５）を有し外部装置例えばカードスロット（１１）に装着されて動作電源の供給を受ける。 - 特許庁

In addition, by providing a function for outputting a busy signal ϕb to the interface circuit 25, a RTL(resistor transfer language) of the private circuit 20 can automatically be composed form a C language.例文帳に追加

さらに、インターフェイス回路２５にビジー信号φｂを出力する機能を設けることにより、専用回路２０のＲＴＬをＣ言語から自動合成することができる。 - 特許庁

To prevent the contamination of an interface in the fabrication of an integrated circuit on an insulating substrate and to increase the reliability of the obtained integrated circuit and the improvement of a yield in fabricating the integrated circuits.例文帳に追加

絶縁基板上での集積回路の作製において、界面の汚染を防ぎ、また、得られる集積回路の信頼性を高め、歩留りの向上を目的とする。 - 特許庁

To provide a high-speed interface circuit capable of achieving switching of a mapping mode, while suppressing the increase in the layout area to a minimum and the deterioration in circuit characteristics, and to provide an electronic apparatus.例文帳に追加

レイアウト面積の増加や回路特性の悪化を最小限に抑えながらマッピングモードの切り替えを実現できる高速シリアルインターフェース回路、電子機器の提供。 - 特許庁

To alleviate the load of processing of each control circuit by installing a multiple number of control circuits on a common control board in a state that they are connected to a common interface circuit.例文帳に追加

複数の制御回路を、共通のインターフェース回路に接続した状態で共通の制御基板に配設することにより、各制御回路の処理負担を軽減する。 - 特許庁

An interface controller 60 has a switch circuit 64 used by arranging it between a connector 62 and an inner circuit 63, which are mounted on a control board 61.例文帳に追加

インターフェース制御装置６０は、制御基板６１上に実装されたコネクタ６２と内部回路６３との間に配置して使用される切替回路６４を有する。 - 特許庁

To provide the automatic phase inversion circuit of a clock signal, which automates the phase setting of the clock signal in a digital interface circuit between digital communication equipment.例文帳に追加

ディジタル通信装置間のディジタルインタフェース回路におけるクロック信号の位相設定を、自動化するクロック信号の自動位相反転回路を提供することを目的とする。 - 特許庁

The circuit CAD management identifiers and packaging CAD management identifiers sharing the related circuit design data are related and recorded in the interface management file.例文帳に追加

また、関連付けられた回路設計データを共通にする回路ＣＡＤ管理識別子と実装ＣＡＤ管理識別子とを関連付けてインタフェース管理ファイルに記録する。 - 特許庁

When circuit information is received from an external controller 4 via an SIO interface 1a, an emulation part 1 stores the circuit information in a device information table 1b.例文帳に追加

エミュレーション部１はＳＩＯインタフェース１ａを介して外部コントローラ４から回路情報を受取ると、その回路情報をデバイス情報テーブル１ｂに格納する。 - 特許庁

A bus control circuit 4j acquires a sub-display list 10 corresponding to the jump instruction extracted by the preceding stage analysis circuit 4g through a CG bus interface 4e.例文帳に追加

バス制御回路４ｊは、前段解析回路４ｇによって抽出されたジャンプ命令に対応する従ディスプレイリスト１０をＣＧバスインターフェイス４ｅを介して取得する。 - 特許庁

To provide a headset interface circuit which automatically switches the degree of amplification of a transmitter circuit or the bias current of a transmitter in accordance with the type of a headset.例文帳に追加

ヘッドセットの種類に応じて自動的に送話器回路の増幅度または送話器のバイアス電流を切り替えることができるヘッドセットインターフェイス回路を提供する。 - 特許庁

This LCD controller LSI 1 comprises a resize processing circuit 2, a shutter processing circuit 3, a JPEG encoding module 4, a FIFO buffer 5 and a host interface 6.例文帳に追加

このＬＣＤコントローラＬＳＩ１は、リサイズ処理回路２と、シャッター処理回路３と、ＪＰＥＧエンコードモジュール４と、ＦＩＦＯバッファ５と、ホストインタフェース６とを具備する。 - 特許庁

To provide a synchronous input circuit capable of conforming to plural signal standards and a semiconductor integrated circuit capable of conforming to plural I/O interface standards.例文帳に追加

複数の信号規格に対応できる同期式入力回路ならびに複数のＩ／Ｏインターフェース規格に対応できる半導体集積回路を提供することにある。 - 特許庁

An I/O interface section 1 comprises inverters INV1, INV3 and INV4, a potential control circuit 2, and an I/O tolerant circuit 10.例文帳に追加

入出力インターフェース部１は、インバータＩＮＶ１、インバータＩＮＶ３、インバータＩＮＶ４、電位制御回路２、及び入出力トレラント回路１０から構成されている。 - 特許庁

To provide a nonvolatile memory circuit and the device, in which the storage information can be optically set and electrically written without necessitating an excess interface circuit, etc.例文帳に追加

余分なインターフェース回路等を必要とせず、記憶情報を光学的に設定して電気的に書き込むことができる不揮発性メモリ回路および装置を提供する。 - 特許庁

A transmission control circuit 12 is provided in each of controllers, and a transmission interface circuit 32 thereof has a coding means 9 and a decoding means 10.例文帳に追加

伝送制御回路１２は、各コントローラに設けられているものであり、その伝送インタフェース回路３２は暗号化手段９及び復号化手段１０を有している。 - 特許庁

The input interface is coupled to a decryption circuit so that the only way for providing the circuit with the common key is an encrypted form encrypted according to the secret key.例文帳に追加

入力インターフェースは復号化回路に接続され、それによって共通鍵を回路に与える唯一の方法は秘密鍵に従って暗号化された暗号化形態である。 - 特許庁

The driving circuit includes the analog driving circuit including a gamma circuit unit, a common circuit unit, and an inverter control unit, a digital analog converter unit for supplying the analog voltage necessary for driving of the analog driving circuit, a digital interface unit for supplying a digital signal to the digital analog converter unit, and a digital video processing unit for supplying the digital control signal to the digital interface unit.例文帳に追加

ガンマー回路部、共通回路部、インバーター制御部を含むアナログ駆動回路と、前記アナログ駆動回路の駆動に必要なアナログ電圧を供給するためのデジタルアナログコンバータ部と、前記デジタルアナログコンバータ部にデジタル信号を供給するためのデジタルインタフェース部と、前記デジタルインタフェース部にデジタル制御信号を供給するデジタル映像処理部が含まれて構成される。 - 特許庁

To provide an IEEE1394 interface switching circuit, with which the data of an IEEE1394 interface circuit can be switched to a different route inside a package without inserting/ejecting an IEEE1394 cable to be connected with a data transmitting destination.例文帳に追加

データの伝送先およびこれと接続されるＩＥＥＥ１３９４ケーブルの挿抜を行うことなく、ＩＥＥＥ１３９４インタフェース回路のデータをパッケージ内で異なる経路に切替可能なＩＥＥＥ１３９４インタフェース切替回路を提供する。 - 特許庁

Further, digital voice data after the authentication data process of a protecting process part 20 are transferred from a general interface circuit part 19 and the authenticating data processing of the digital voice data inputted from the general interface circuit part 19 is performed by a protecting processing part 20.例文帳に追加

また、プロテクト処理部２０で認証データ処理を行ったデジタル音声データを汎用インタフェース回路部１９から転送し、汎用インタフェース回路部１９から入力したデジタル音声データの認証データ処理をプロテクト処理部２０で行う。 - 特許庁

When transferring data from the PLL control IC 1 to the CPU 4 oppositely, the data are temporarily transferred through the local bus 6 to the interface circuit 7 of the demodulation IC 2 and transferred from the interface circuit 7 of the demodulation IC 2 through the bus 5 to the CPU 4 later.例文帳に追加

逆に、ＰＬＬ制御ＩＣ１からＣＰＵ４にデータを転送する場合は、ローカルバス６を介して一度復調ＩＣ２のインターフェース回路７に転送した後に、復調ＩＣ２のインターフェース回路７からＣＰＵ４へバス５を介して転送する。 - 特許庁

The stream sending- out device performs a connecting processing for the repaired stream to generate one stream, outputs the stream to the network through the interface circuit, and sends the stream outputted from the interface circuit to the client through the network.例文帳に追加

そして、ストリーム送出装置は、修復されたストリームに連結処理を施し一つのストリームとして前記インタフェース回路を介して前記ネットワークに出力し、前記インタフェース回路から出力されたストリームを前記ネットワークを介してクライアントへ送出する。 - 特許庁

In the method and system for analyzing the electric circuit to be analyzed, the method and the system for analyzing the electric circuit which perform analysis by using an electric circuit modem constituted by compensating the electric circuit corresponding to the coarsening states of the wiring interface in the electric circuit including the wiring are provided.例文帳に追加

電気回路の解析方法にあっては、配線を含む電気回路における配線界面の粗化状態に対応して電気回路を補正した電気回路モデルを用いて解析することを特徴とする電気回路の解析方法び解析システムを提供する。 - 特許庁

Between a memory controller circuit 11 mounted on a first circuit board layer 12 and a memory element 31 mounted on a third circuit board layer 32 for example, an input changeover circuit 21 mounted on a second circuit board layer 22 is arranged as an interface for the memory element 31.例文帳に追加

たとえば、１層目の回路基板層１２上に搭載されたメモリコントローラ回路１１と、３層目の回路基板層３２上に搭載されたメモリ素子３１との間に、上記メモリ素子３１のインターフェイスとして、２層目の回路基板層２２上に搭載された入力切り替え回路２１を配置する。 - 特許庁

To provide a method for controlling power dissipated in a subscriber line interface circuit that includes measuring the power parameter of the subscriber line interface circuit during a ringing cycle, comparing the measured power parameter to a target power parameter and adjusting, at least one ringing parameter of a ringing signal generated by the subscriber line interface circuit based on the comparison.例文帳に追加

加入者回線インタフェース回路で消費される電力を制御する方法は、リンギング・サイクル中に加入者回線インタフェース回路の電力パラメータを測定すること、測定された電力パラメータを、目標電力パラメータと比較すること、および、比較に基づいて、加入者回線インタフェース回路によって生成されるリンギング信号の少なくとも１つのリンギング・パラメータを調整することを含む。 - 特許庁

A memory interface circuit includes a system clock synchronizing circuit 19 and a delay detection circuit 18 positioned in front of the system clock synchronizing circuit 19 for detecting a transmission delay from a clock supply buffer 23 to a data strobe buffer 16-1.例文帳に追加

システムクロック同期化回路（１９）と、システムクロック同期化回路（１９）の前段に配置され、クロック供給バッファ（２３）からデータストローブバッファ（１６−１）までの伝達遅延を検出する遅延検出回路（１８）とを具備するメモリインターフェース回路を構成する。 - 特許庁

The telephone line interface circuit 10 is provided with a low voltage circuit 12 including an event receiver 14, a line drive CODEC 18 including a event transmitter 20, and an isolation circuit 16 that is connected between the low voltage circuit 12 and the line drive CODEC 18.例文帳に追加

電話線インタフェース回路１０は、イベント受信器１４を含む低電圧回路１２と、イベント送信器２０を含むライン駆動コーデック１８と、低電圧回路１２とライン駆動コーデック１８の間に接続された絶縁回路１６とを有する。 - 特許庁

In this semiconductor integrated circuit, the level shifter circuit of the multi-power source interface circuit is provided with an enable control function, namely, a logical operation function based on a control signal, and the level shifter circuit can be used also as a prebuffer.例文帳に追加

本発明に係る半導体集積回路は、マルチ電源インタフェース回路のレベルシフタ回路にイネーブル制御機能、即ち、制御信号に基づく論理演算機能を兼備させ、レベルシフタ回路をプリバッファとして兼用可能にしたものである。 - 特許庁

A delay circuit 2, forcibly delaying the input of the switch signal PSS into the video interface circuit 2, is provided to adjust a forced delay time τ2 set by the delay circuit 9, to stabilize the number of missing pixels 41 to be fetched into a composited image area derived from the sum total of the time τ2 and the inherent recognition delay time τ1 of the video interface circuit 2.例文帳に追加

そして、切替信号ＰＳＳのビデオインターフェース回路２への入力を強制遅延させる遅延回路９を設け、該遅延回路９による強制遅延時間τ２を、ビデオインターフェース回路２の固有認識遅延時間τ１との合計に由来した被合成映像領域ピクセル４１の取り込み欠落数が一定となるように調整する。 - 特許庁

A test circuit C0 of the present invention provided on a semiconductor integrated circuit in which a standby mode and a non-standby mode are switched is a test circuit for an interface block I2 which performs interface between the semiconductor integrated circuit and the outside in a non-standby mode and, in a standby mode, generates a fixed voltage and outputs the fixed voltage to a corresponding signal line.例文帳に追加

本発明にかかるテスト回路Ｃ０は、スタンバイモードと非スタンバイモードとが切り替わる半導体集積回路上に設けられ、非スタンバイモード時には半導体集積回路と外部とのインターフェースを行い、スタンバイモード時には固定電圧を生成し対応する信号線に向けて出力するインターフェースブロックＩ２、のテスト回路である。 - 特許庁

The integrated circuit device includes: first to Nth circuit blocks CB1-CBN; a first interface region 12 provided along the fourth side at the side in the direction of D2 in the first to Nth circuit blocks CB1-CBN; and a second interface region 14 provided along the second side at the side in the direction of D4 in the first to Nth circuit blocks.例文帳に追加

集積回路装置は、第１〜第Ｎの回路ブロックＣＢ１〜ＣＢＮと、第１〜第Ｎの回路ブロックＣＢ１〜ＣＢＮのＤ２方向側に第４の辺に沿って設けられる第１のインターフェース領域１２と、第１〜第Ｎの回路ブロックのＤ４方向側に第２の辺に沿って設けられる第２のインターフェース領域１４を含む。 - 特許庁

The driver IC for display 10 has an interface circuit 100 through which signals are to be putted and outputted between the MPU 300 and the interface circuit, a command decoder 110 decoding the test command inputted from the MPU 300 via the circuit 100 and an inspecting circuit 200 outputting the inspection result signal based on a signal from the decoder 110.例文帳に追加

表示用ドライバＩＣ１０は、ＭＰＵ３００との間で信号が入出力されるインターフェース回路１００と、ＭＰＵ３００からインターフェース回路１００を介して入力されたテストコマンドをデコードするコマンドデコーダ１１０と、コマンドデコーダ１１０からの信号に基づいて検査結果信号を出力する検査回路２００とを有する。 - 特許庁

This interface device 11 is connected to a personal computer DTE interface 12 conforming to standard RS232C specifications provided in a personal computer and provided with an RS232C output circuit 15 performing level conversion of a serial signal from a PDC common interface 13.例文帳に追加

インターフェース装置１１は、パーソナルコンピュータにそなえられる標準的ＲＳ２３２Ｃ規格に準拠したパソコンＤＴＥインターフェース１２に接続され、ＰＤＣ共通インターフェース１３からのシリアル信号をレベル変換するＲＳ２３２Ｃ出力回路１５を備える。 - 特許庁

To provide an interface circuit for reducing a waiting time necessary for the reading or writing when using a frequency-divided clock signal.例文帳に追加

分周クロック信号を使用した場合に、読み書きに必要な待ち時間を短縮するためのインタフェース回路を提供する。 - 特許庁

An interface board 3 is monolithically machined and laid in parallel to the MCM board 1 to connect the high frequency circuit to a waveguide.例文帳に追加

インタフェース基板３は一体加工され、ＭＣＭ基板の第１層と並置され高周波回路と導波管を接続する。 - 特許庁