1153万例文収録!

「interface circuit」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > interface circuitの意味・解説 > interface circuitに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

interface circuitの部分一致の例文一覧と使い方

該当件数 : 2499



例文

INTERFACE CIRCUIT FOR CARD TYPE MEMORY, ASIC MOUNTED WITH THE SAME AND IMAGE FORMING APPARATUS MOUNTED WITH ASIC例文帳に追加

カード型メモリのインターフェイス回路、その回路を搭載したASIC、及びそのASICを搭載した画像形成装置 - 特許庁

An interface 14, is provided which outputs DC power of the AC-DC converting circuit 11 to the outside.例文帳に追加

さらに、交流直流変換回路11の直流電力を外部に出力するインタフェイス14が設けられている。 - 特許庁

To provide a simple interface circuit without having to perform complex data processing for detecting an irregularity of serial data.例文帳に追加

シリアルデータの異常を検出するため、複雑なデータ処理を必要としない、単純なインターフェース回路を提供する。 - 特許庁

To provide an interface converting circuit applied between a 3D de-interlace chip and a rear-end image compression chip.例文帳に追加

3Dインターレース解除チップとリアエンド画像圧縮チップとの間に適用されるインターフェース変換回路を提供する。 - 特許庁

例文

The sound user interface is composed of a main board 1, a 3D sound circuit 2, speakers 3a, 3b and a display 4.例文帳に追加

サウンドユーザインタフェースは、メインボード1と、3D音響回路2と、スピーカ3a、3bと、表示装置4とから構成される。 - 特許庁


例文

The information are read from the wireless tag through an antenna, and the interface circuit is re-constructed on the basis of the information.例文帳に追加

無線タグから読み取りアンテナを介して情報を読み出し、この情報に基づいてインタフェース回路を再構築する。 - 特許庁

The second processing outputs the data whose error is detected/corrected from the host interface circuit according to reading control information.例文帳に追加

第2処理は読出し制御情報に従いエラー検出・訂正したデータをホストインタフェース回路から出力する。 - 特許庁

The memory controller 140 performs interface processing mediating between the test circuit 160 and the memory 20 through the internal bus 180.例文帳に追加

メモリーコントローラー140は、内部バス180を介して、テスト回路160とメモリー20とのインターフェース処理を行う。 - 特許庁

The recording device 1 has a first CPU 2 to perform a prescribed control according to software and a first interface circuit 5.例文帳に追加

記録装置1は、ソフトウェアに従う所定の制御を担う第一のCPU2と、第一のインターフェース回路5とを有する。 - 特許庁

例文

To provide an input interface circuit capable of securing effective setup characteristics and hold characteristics satisfactorily.例文帳に追加

有効なセットアップ特性及びホールド特性を良好に確保することが可能な入力インターフェース回路を提供すること。 - 特許庁

例文

To easily surely take a data interface in the construction of a system for verifying a logic circuit.例文帳に追加

論理回路を検証するシステムを構築するに際し、データインタフェースを簡易かつ確実に採ることができるようにする。 - 特許庁

To provide an interface circuit capable of operating in a plurality of modes for a bus without preparing an external terminal.例文帳に追加

外部端子を設けることなく、バスに関する複数のモードで動作することが可能なインタフェース回路等を提供する。 - 特許庁

To provide an input interface circuit capable of sufficiently securing a noise margin even when the voltage value of power supply voltage is low.例文帳に追加

電源電圧の電圧値が低くても雑音余裕度が十分にとれる入力インタフェース回路を提供する。 - 特許庁

The formed composed picture is projected on the mounting board 13 through an interface circuit 18 by the projector 16.例文帳に追加

形成された合成画像は、インターフェース回路18を介して投影機16により、搭載ボード13上に投影される。 - 特許庁

A network supervisor analyzes the test result of the network interface circuit and manages the switchboard 50 on-line.例文帳に追加

ネットワークの管理者はネットワークインターフェース回路のテスト結果を分析し、ネットワーク用スイッチボード50をオンラインで管理する。 - 特許庁

To provide a memory interface circuit that can constantly mask an undefined period of a data strobe signal at optimum timing.例文帳に追加

常に最適なタイミングでデータストローブ信号の不定期間をマスクすることができるメモリインターフェース回路を提供する。 - 特許庁

The interface circuit generates I_k (k= 1 to N) from the received color component, and generates a plurality of calibration parameters.例文帳に追加

インターフェイス回路は、受け取った色成分からI_k(k=1〜N)を生成し、及び複数の較正パラメータを生成する。 - 特許庁

The serial peripheral interface circuit performs serial communication between a media access controller and a baseband processor.例文帳に追加

本発明の直列周辺装置インタフェース回路は、メディアアクセスコントローラとベースバンドプロセッサ間の直列通信を実行する。 - 特許庁

A bus timing control circuit is constituted of a bus timing set value table, a bus timing setting register group and a bus interface.例文帳に追加

バスタイミング制御回路は、バスタイミング設定値テーブル、バスタイミング設定レジスタ群およびバスインタフェースから構成されている。 - 特許庁

In another aspect, a sequence of event test interface includes a circuit comprising a plurality of electronic devices and a plurality of programs.例文帳に追加

別の態様で提供されるイベント列テストインタフェースは、複数の電子デバイスと複数のプログラムとを備えた回路を含む。 - 特許庁

The read-in result data is output to the LSI inspection device 130, by the interface control circuit 102.例文帳に追加

読み込まれた結果データは、前記インターフェース制御回路102によって、LSI検査装置130に出力される。 - 特許庁

To provide an electronic circuit apparatus which enables mounting of an option board using a high-speed serial transfer interface without having a layout area for a main board.例文帳に追加

高速シリアル転送インターフェースを使用するオプションボードも、メイン基板のレイアウト面積をとらずに装着可とする。 - 特許庁

The interface circuit 11 is connected to a computer (unillustrated) by a communication means such as a USB and IEEE1394.例文帳に追加

インターフェイス回路11は、USBやIEEE1394等の通信手段によりコンピュータ(図示しない)に接続される。 - 特許庁

To provide a serial interface circuit capable of easily changing the alignment order of data to be serially output.例文帳に追加

直列に出力するデータの並び順を簡単に入れ替えることができる直列インタフェース回路を提供する。 - 特許庁

To provide an inspection device and an inspection method which can accurately and speedily inspect an interface circuit.例文帳に追加

インターフェイス回路の検査を正確、かつ、高速に行うことができる検査装置及び検査方法を提供すること。 - 特許庁

To transfer to the information transmission line, the display setting information is transmitted via an information transmission interface circuit.例文帳に追加

情報伝送系に転送する場合には情報伝送インタフェース回路を介して表示設定情報を伝送する。 - 特許庁

To achieve both low costs and high inspection guarantee level in shipping inspection of an LSI equipped with a high-speed interface circuit.例文帳に追加

高速インターフェース回路搭載LSIの出荷検査において、低コスト化と高い検査保証レベルを両立する。 - 特許庁

To provide a subscriber loop interface circuit(SLIC) with small power to reduce the cost of a cable MODEM.例文帳に追加

ケーブル・モデムに関連するコストを低下させるための低電力の加入者ループ・インターフェース回路(SLIC)を提供する。 - 特許庁

A high-speed interface circuit 10 converts received serial data 100 into parallel data 102 and generates a parity bit 104 of the parallel data 102.例文帳に追加

高速インタフェース回路10では、受信シリアルデータ100 をパラレルデータ102 に変換し、そのパラレルデータ102 のパリティビット104 を生成する。 - 特許庁

To provide a hybrid serial peripheral interface circuit suitable for high speed wireless communication, and its method for data processing.例文帳に追加

高速の無線通信に適するハイブリット型直列周辺装置インタフェース回路及びそのデータ処理方法を提供する。 - 特許庁

The clock generation circuit 4 supplies the clock of a high frequency to a host interface 2 at the time of a data transfer processing.例文帳に追加

クロック生成回路4は、データ転送処理時にはホストインターフェース2に対して高い周波数のクロックを供給する。 - 特許庁

To obtain an interface circuit that causes distortion of a waveform due to reflection or the like, eliminated an external noise and causes no delay between signals.例文帳に追加

反射等による波形の歪みがなく、外来ノイズを除去でき、信号間の遅延のないインタフェース回路を得る。 - 特許庁

Test results are read out by the test interface circuit from the scan register through the test signal chain and outputted externally.例文帳に追加

テスト結果はスキャンレジスタからテスト信号チェーンを介してテストインタフェース回路に読み込まれて、外部に出力される。 - 特許庁

To invalidate the command of external reset signals after executing the cancellation of a standby mode in which only an interface circuit part is turned "ON".例文帳に追加

インターフェース回路部のみ“ON”しているスタンバイモードの解除実行後、外部リセット信号の指令を無効にする。 - 特許庁

To provide a clock signal extracting circuit capable of suppressing the decrease of retiming merge in a parallel digital interface.例文帳に追加

パラレルディジタルインタフェースにおけるリタイミングマージの減少を抑えることを可能とするクロック信号抽出回路を提供する。 - 特許庁

The SDRAM interface controller updates the delay control data to the variable delay circuit synchronously with the refresh operation of the SDRAM.例文帳に追加

SDRAMインタフェースコントローラはSDRAMのリフレッシュ動作に同期して可変遅延回路への遅延制御データを更新する。 - 特許庁

Also, the integrated circuit device includes I/O buffers 62-1 and 62-2 for inputting and outputting parallel interface signals through the terminals G1 and G2.例文帳に追加

また、端子G1、G2を介してパラレルインターフェース信号を入出力するI/Oバッファ62−1、62−2を含む。 - 特許庁

To provide a structure that is free of interface peeling between an outer edge portion of a circuit board and a molding resin.例文帳に追加

回路基板の外縁部とモールド樹脂との界面剥離が生じないようにすることができる構造を提供する。 - 特許庁

To provide an integrated circuit for reducing a time required for the download of a program without using a high speed interface.例文帳に追加

高速インターフェースを用いることなく、プログラムのダウンロードに要する時間を削減できる集積回路を提供する。 - 特許庁

The sizes of an interface part 130 is physically reduced by making it possible to contact the connection of a contact interface detection circuit to a contact input element 140 to be a target between optional terminals of the interface part 130 and adopting an efficient connection method.例文帳に追加

接点インタフェースの検出回路とターゲットとなる接点入力素子140の接続をインタフェース部130の任意の端子間に接続できることを可能とし、効率的な接続方法をとり、インタフェース部の物理的な小型化を図る。 - 特許庁

The data transfer controller 30 includes a link controller 100 analyzing a packet received from the data transfer controller 10 at a host side via a serial bus, an interface circuit 110 generating an interface signal and outputting it to an interface bus.例文帳に追加

データ転送制御装置30は、シリアルバスを介してホスト側データ転送制御装置10から受信したパケットを解析するリンクコントローラ100と、インターフェース信号を生成して、インターフェースバスに出力するインターフェース回路110とを含む。 - 特許庁

The data transfer controller 30 includes a link controller 100 analyzing a packet received from the data transfer controller 10 at a host side via a serial bus, and an interface circuit 110 generating an interface signal and outputting it to an interface bus.例文帳に追加

データ転送制御装置30は、シリアルバスを介してホスト側データ転送制御装置10から受信したパケットを解析するリンクコントローラ100と、インターフェース信号を生成して、インターフェースバスに出力するインターフェース回路110を含む。 - 特許庁

This semiconductor device is provided with a control circuit which instructs the validity/invalidity of the operation of an input-output interface circuit fitting a bus such as an IIC bus with a control signal, responds to operation invalidity with the control signal, and maintains an output element included in the input-output interface circuit an off state independently of a voltage change in an external terminal corresponded to the input-output interface circuit.例文帳に追加

制御信号によりIICバスのようなバスに適合した入出力インターフェイス回路の動作の有効/無効を指示し、上記制御信号による動作無効に応答し、上記入出力インターフェイス回路に対応された外部端子における電圧変化に無関係に上記入出力インターフェイス回路に含まれる出力素子をオフ状態に維持させる制御回路を設ける。 - 特許庁

A communication circuit device comprises: a processing part performing radio communication processing; a host interface performing interface processing with a host; and a reception buffer to which reception data included by a packet received from a partner side communication circuit device is written, and from which the host reads out the received data through the host interface.例文帳に追加

通信回路装置は、無線通信処理を行う処理部と、ホストとの間のインターフェース処理を行うホストインターフェースと、相手側通信回路装置から受信したパケットに含まれる受信データが書き込まれ、ホストインターフェースを介して前記ホストにより受信データが読み出される受信バッファーを含む。 - 特許庁

When it is detected that a failure analyzing device 20 is connected to a USB port 18, the connection is switched from a USB interface to an I2C interface, and log information is transmitted from a hardware monitoring circuit 16 to a failure analyzing device 20, and consequently connection is switched from the I2C interface to the USB interface.例文帳に追加

USBポート18に障害解析装置20が接続されたことを検知すると、USBインターフェイスからI2Cインターフェイスに接続を切り替え、ハードウェア監視回路16からログ情報を障害解析装置20に送信し、送信後に、I2CインターフェイスからUSBインターフェイスに接続を切り替える。 - 特許庁

To provide an interface circuit which reduces a leakage current when the power of each function block constituting a circuit drops and lowers power consumption due to the leakage current.例文帳に追加

回路を構成する各機能ブロックのパワーダウン時におけるリーク電流を低減し、リーク電流による電力消費を低下させるインターフェース回路を提供する。 - 特許庁

To facilitate maintenance and to prevent unwanted accesses to an internal circuit in a signal processor provided with an interface, capable of two-way communication for accessing the internal circuit.例文帳に追加

内部回路とのアクセスを行う双方向通信可能なインターフェースを備える信号処理装置において、メンテナンスを容易にし、内部回路への不要なアクセスを防ぐ。 - 特許庁

To prevent the oscillation operation due to phase circulation in an optical interface circuit which controls the optical variable attenuator for attenuating an optical input signal by a control circuit.例文帳に追加

光入力信号を減衰させる光可変減衰器を制御回路によって制御する光インタフェース回路において、位相回りによる発振動作を防ぐ。 - 特許庁

The bus emulation device 90 has a hub circuit 80, serial interface circuits 10 to 70, and serial transfer lines 10S to 70S and is mounted on an LSI or printed circuit board.例文帳に追加

バスエミュレーション装置90は、ハブ回路80と、シリアルインタフェース回路10〜70と、シリアル転送路10S〜70Sとを有し、LSIまたはプリント回路板に搭載される。 - 特許庁

例文

At least one of data received from the digital circuit 6 by the interface part 12 and data required for operation of the power circuit 100 is stored in an FeRAM 14.例文帳に追加

FeRAM14は、インタフェース部12がデジタル回路6から受信したデータおよび電源回路100が動作に必要とするデータの少なくとも一方を記憶する。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS