「interface circuit」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

To provide an interface circuit capable of reducing its manufacturing cost and accurately performing functional test and debugging by reducing the number of input terminals from the exterior of a miniaturized semiconductor device, and provide a testing method and a debugging method using the same for the semiconductor device.例文帳に追加

小型化された半導体装置外部からの入力端子数を少なくし製造コストを抑制、かつ、機能テスト、デバッグを的確に行うことができるインターフェース回路及びそれを用いた半導体装置のテスト方法とデバッグ方法を提供する。 - 特許庁

To provide an adhesive attached to a supporting body adapted such that a peel-off of the adhesive from an interface between the adhesive and supporting body during a slit process can effectively be prevented to allow a drastic improvement of yields in mass production, and to provide a connected circuit structure employing the adhesive.例文帳に追加

スリット時に接着剤と支持体の界面から接着剤が剥離することを効果的に抑制し、量産時の歩留まりを飛躍的に向上できる支持体つき接着剤及びそれを用いた回路接続構造体を提供する。 - 特許庁

The apparatus generates a test pattern for the operation test of the built-in memory, which is used for a device having a memory macro, a serial input interface and a latch circuit for latching signals input serially and outputting them in parallel to the memory macro.例文帳に追加

メモリマクロと、シリアル入力インターフェースと、当該シリアル入力された信号をラッチしメモリマクロにパラレルに出力するラッチ回路とを有するデバイスに対する、当該内蔵メモリの動作試験用のテストパターンを発生するテストパターン発生装置に関する。 - 特許庁

The polymer can be employed in place of conventional passivation so that a thin layer of low permittivity can be provided between an object touching the physical interface and a capacitive detection circuit existing beneath the polymer.例文帳に追加

該ポリマーは従来のパッシベーションの代わりに使用することが可能であり、それにより該物理的インターフェースにタッチする物体と該ポリマーの下側に存在する容量性検知回路との間に薄く低い誘電率の層を設けることを可能としている。 - 特許庁

An instruction unit interface circuit receives the Internet state signals generated by the Internet signal strength search unit, and the Internet signal strength search unit receives the Internet state signals and lights an indicator indicating strength/weakness of Internet signals.例文帳に追加

指示ユニットインターフェース回路は該インターネット信号強度探知ユニットが生じたインターネット状態信号を受信し、該インターネット信号強度探知ユニットは該インターネット状態信号を受信し、インターネット信号の強弱を表示するインジケーターを点灯させる。 - 特許庁

In a connection test, data held in registers 241-1 and 241-2 are transferred to registers 211-1 and 211-2 in an interface circuit 210, further transferred to registers 312-1 and 312-2 at a side of the second chip 200-2 and held therein.例文帳に追加

接続試験においては、レジスタ２４１−１および２において保持されているデータを、インターフェース回路２１０内のレジスタ２１１−１および２に転送し、さらに第２チップ２００−２側のレジスタ３１２−１および２に対して転送して保持させる。 - 特許庁

To provide an adhesive with a support capable of effectively restraining peeling of the adhesive at the interface between the adhesive and the support in the slitting, thereby greatly improving the yield in mass production, and to provide a circuit connecting structure using the adhesive.例文帳に追加

スリット時に接着剤と支持体の界面から接着剤が剥離することを効果的に抑制し、量産時の歩留まりを飛躍的に向上できる支持体つき接着剤及びそれを用いた回路接続構造体を提供する。 - 特許庁

For a long distance loop, the line interface circuit is switched to a second constant current mode and generates a differential current of about 22 mA, by using a high power source and it maintains a loop current fixed until it is lowered to the resistance feed value of 48 V.例文帳に追加

長距離ループの場合、回線インタフェース回路は、第２の定電流モードに切り替わり、高電源を用いて約２２ｍＡの差動電流を生成し、それは、それが４８Ｖの抵抗フィード値に下がるまで、ループ電流を一定に維持する。 - 特許庁

Data received by a portable telephone 1 connected to a radio base station 2, which is connected to an exchange 4 or the like, by radio has error corrected by an error control circuit 270 and is sent to an outside connected data terminal 172 through an interface as prescribed.例文帳に追加

交換機等４に接続する無線基地局２に、無線にて接続する携帯電話１が受信したデータは、誤り制御回路２７０で誤り訂正された後、外部に接続したデータ端末２７１に所定にインタフェ−スを介して送られる。 - 特許庁

The electronic system 100 includes a controller 110, a memory 120, an input/output interface 130, one or more sensors 140, an analog-digital converter 150, and a backup analyzing circuit or routine 160 while interconnecting them by a link 101.例文帳に追加

電子システム１００は、コントローラ１１０と、メモリ１２０と、入力／出力インターフェース１３０と、１つ又はそれ以上のセンサ１４０と、アナログ−デジタル変換器１５０と、予備分析回路又はルーチン１６０とをリンク１０１で相互接続して含む。 - 特許庁

To solve the problem of an information processing system in which time is set either by using an inner timer as power supply or by using an external time supply device as power supply, that when each setting is performed separately, a setting interface or a circuit configuration in the system is complicated.例文帳に追加

情報処理システムの時刻設定には、内部タイマを供給源とした設定と、外部時刻供給装置を供給源とした設定とがあるが、それぞれ別々に実現すると、システム内の設定インタフェースや回路構成が複雑化する。 - 特許庁

The output of the X, Y-axis sensors 11, 12 are input in an amplifier 14 via a switching means 13 and amplified, converted to digital data in an A/D converter 15, and output to a analyzer 7 via an interface circuit 16.例文帳に追加

Ｘ、Ｙ軸センサ１１、１２の出力が切換手段１３を介して増幅器１４に入力されて増幅され、Ａ／Ｄ変換器１５においてディジタルデータに変換され、インターフェイス回路１６を介して解析装置７へ出力される。 - 特許庁

To make a buffer memory (conventionally required) unnecessary in a data transfer interface, to easily apply a clock generator as an operating clock in the system, and to enhance system performance in the case of using a spread spectrum clock for operations of the respective circuit parts in a system.例文帳に追加

スペクトル拡散クロックをシステム内の各回路部の動作に用いる際にデータ転送インタフェースにおいてバッファメモリ（従来必要とした）を不要にし、容易にシステム内の動作クロックとして適用でき、システムの高パフォーマンス化を可能にする。 - 特許庁

The image processing apparatus comprises a first semiconductor substrate provided with a system control section including a CPU, an image expansion circuit, an image processing circuit, and a second semiconductor substrate provided with a multiplexer or a selector for switching the path to a memory interface, and a plurality of memory interfaces for connection with a memory module or a memory device.例文帳に追加

ＣＰＵを含むシステム制御部を備えた第一の半導体基板と、画像伸張回路と、画像処理回路と、メモリインターフェースへのパスを切り替えるためのマルチプレクサまたはセレクタを持ち、メモリモジュールまたはメモリデバイスに接続するためのメモリインターフェースを複数持った第二の半導体基板と、を含んだことを特徴とする画像処理装置。 - 特許庁

This system assembling a dedicated graphical user interface has a segmentation classifier association circuit 180 for associating a segmentation classifier with at least one segment of an inputted segmented image and an image processing tool association circuit 150 deciding at least one image processing tool corresponding to the segmentation classifier.例文帳に追加

専用グラフィカル・ユーザ・インタフェースをアセンブルするシステムは、セグメンテーション分類子と入力されたセグメント化画像の少なくとも１つのセグメントとを関連付けるセグメンテーション分類子関連付け回路１８０と、セグメンテーション分類子に対応する少なくとも１つの画像処理ツールを決定する画像処理ツール関連付け回路１５０と、を有する。 - 特許庁

The flat panel display comprises a plurality of connection terminals installed on an array substrate, at least two integrated circuit chips connected to the connection terminals respectively by conductive anisotropic films and at least one interface layer installed in the region between the at least two integrated circuit chips.例文帳に追加

フラットディスプレイパネルであって、アレイ基板上に設置される複数の連接端子と、それぞれ異方性導電膜により前記連接端子と連接される少なくとも二つの集積回路チップと、前記の少なくとも二つの集積回路チップの間の領域に設置される少なくとも一つの界面層と、からなるフラットディスプレイパネル及びその組み立て方法を採用する。 - 特許庁

A line card includes a subscriber line interface circuit operating so as to generate the ringing signal on the subscriber line and a subscriber line audio-processing circuit operating so as to detect the condition indicative of the subscriber line going off-hook and reduce the amplitude of the ringing signal, in response to detecting the condition.例文帳に追加

回線カードは、加入者回線上でリンギング信号を生成するように動作する加入者回線インタフェース回路と、加入者回線がオフフック状態になることを示す状況を検出し、状況を検出することに応答してリンギング信号の振幅を減少させるように動作する加入者回線オーディオ処理回路とを含む。 - 特許庁

The microscope body 21 has an image processing circuit 103 that processes a digital image signal obtained from a lens group 101, an imaging device 44 and an AD conversion device 102 in real time and generates digital image data, a display section 62 that displays an image based on the digital image data, and an interface circuit 105 that outputs the digital image signal to the outside.例文帳に追加

顕微鏡本体２１は、レンズ群１０１、撮像素子４４、AD変換素子１０２により得られるデジタル画像信号をリアルタイムに処理し、デジタル画像データを生成する画像処理回路１０３、デジタル画像データに基づく画像を表示する表示部６２、デジタル画像信号を外部に出力するインタフェース回路１０５を備える。 - 特許庁

Thereafter, on the basis of a switching signal from a switching signal generation circuit 26, the address and the Arcnet controller control signal from a PCI interface circuit 14 are respectively supplied through the switching circuits 22 and 24 to the Arcnet controller 16 and the Arcnet controller 16 is shifted to be under the control of a PCI bus 12.例文帳に追加

その後、切替信号発生回路２６からの切替信号に基づいて、ＰＣＩインタフェース回路１４からのアドレスおよびＡｒｃｎｅｔコントローラ制御信号がそれぞれ切替回路２２および２４を介してＡｒｃｎｅｔコントローラ１６に与えられ、Ａｒｃｎｅｔコントローラ１６がＰＣＩバス１２の制御下に移される。 - 特許庁

The interface board has one side laid on a second layer surface of the MCM board and the other side extruding into the waveguide hole to guide high frequency signals generated by a high frequency circuit to the waveguide and high frequency signal from the waveguide to the high frequency circuit according to a transmission line pattern 3a connected to a transmission line pattern 1a corresponding to the waveguide hole on the MCM board.例文帳に追加

インタフェース基板は、一方の側がＭＣＭ基板の第２層表面上に載置され、他の側が導波管穴にはみ出し、ＭＣＭ基板の導波管穴対応の伝送線路パターン１ａと接続された伝送線路パターン３ａによって、高周波回路が発生する高周波を導波管へ、導波管からの高周波を高周波回路へ導く。 - 特許庁

To indicate a temperature by an outside liquid crystal thermometer from a heat-conducting plate via a head part casing, by disposing the heat conductive plate near an electric discharge tube of a strobe, consisting of a power source part incorporated with a battery, a microcomputer, a booster circuit, an interface circuit, and a sensor, and of a head part incorporated with the discharge tube and a capacitor.例文帳に追加

本発明はバッテリ、マイコン、昇圧回路、インターフェイス回路、及びセンサーなどが内蔵された電源部と放電管、コンデンサーなどが内蔵されるヘッド部から成るストロボの前記放電管の近傍に熱伝導板を配し、この熱伝導板からヘッド部の筐体を介して外部の液晶温度計で温度を知らせるようにした点である。 - 特許庁

The communication channel interface circuit is configured to perform control for reading transmission data to be applied to the corresponding communication channel from the communication channel buffer area, and for writing reception data to be applied from the communication channel in the corresponding communication channel buffer area on the basis of the definition information of the communication channel buffer area set in a register circuit via the internal bus.例文帳に追加

通信チャネルインタフェース回路は、内部バス経由でレジスタ回路に設定された通信チャネルバッファ領域の定義情報に基づいて、通信チャネルバッファ領域から対応する通信チャネルに与える送信データを読み出し且つ通信チャネルから与えられる受信データを対応する通信チャネルバッファ領域に書き込む制御を行う。 - 特許庁

To perform data transfer between respective modules, even in the case of using a transfer clock that is equal to or lower than the range of the operation frequency of the transmitting side driver circuit and the receiving side receiver circuit of an interface actually performing the data transfer in an image forming device, which performs data transfer between respective modules by utilizing a differential serial data bus.例文帳に追加

各モジュール間のデータ転送を差動型シリアルデータバスを利用して行なう画像形成装置において、そのデータ転送を実際に行なうインタフェースの送信側のドライバ回路及び受信側のレシーバ回路の動作周波数範囲以下の転送クロックを用いる場合でも、各モジュール間のデータ転送を行なえるようにする。 - 特許庁

Thereby, since the layout of an internal power source circuit in the interface circuit 1 can be designed by adjusting to half the power consumption of a chip, wiring width of a power source wiring can be reduced, and also chip size can be reduced by dispersing power consumption to independent internal power sources according to the division of the unit memory cell array.例文帳に追加

このようにすれば、チップの消費電力の１／２に合わせてインタフェース回路における内部電源回路のレイアウトを設計することができるので電源配線の配線幅を小さくすることができ、また上記単位メモリセルアレイの分割に応じて消費電力を独立の内部電源に分散することにより、チップサイズの縮小を図ることが可能になる。 - 特許庁

Since a command for notifying a recorder kind is transmitted to a CPU 29 via an IEEE1394 interface circuit 42 being a bidirectional bus, the CPU 29 discriminates whether or not connected peripheral equipment is a DVCPRO recorder 50, operates a changeover switch 40a, and inputs a signal to the prescribed compression circuit 41, 43 side.例文帳に追加

ＣＰＵ２９には双方向バスであるＩＥＥＥ１３９４インターフェース回路４２を介してレコーダ種類を告知するコマンドが伝送されるので、ＣＰＵ２９では接続されている周辺機器がＤＶＣＰＲＯレコーダ５０であるか否かを判別して、切換スイッチ４０ａを動作させ、所定の圧縮回路４１、４３側に信号を入力させる。 - 特許庁

The architecture has a DC loop for removing DC offset from a signal component, a digital variable gain amplifier (DVGA) for providing a gain range, an automatic gain control (AGC) loop for performing a gain control relating to the DVGA and an RF/analog circuit, and a serial bus interface (SBI) unit for providing control to the RF/analog circuit via a serial bus.例文帳に追加

信号成分からＤＣオフセットを除去するＤＣループと、利得レンジを提供するデジタル可変利得増幅器（ＤＶＧＡ）と、ＤＶＧＡとＲＦ／アナログ回路に対して利得制御を行う自動利得制御（ＡＧＣ）ループと、シリアルバスを介してＲＦ／アナログ回路に対して制御を提供するシリアルバスインターフェイス（ＳＢＩ）ユニットとを有する。 - 特許庁

The interface whose timing is matched to the timing of the external device can be configured by performing a switching control at a first external control circuit for reading data by the same transition timing as the transition timing of a synchronous clock to be used in writing, and a second external control circuit for reading data by different transition timing from transition timing of the synchronous clock to be used in writing.例文帳に追加

書き込みに用いる同期クロックの遷移タイミングと同じ遷移タイミングでデータを読み込む第１の外部制御回路と、書き込みに用いる同期クロックの遷移タイミングと異なる遷移タイミングでデータを読み込む第２の外部制御回路と、を切り替え制御することで、外部装置のタイミングに合わせたインターフェースを構成することができる。 - 特許庁

The interface control circuit detects a potential change generated in the first external terminal H1 separated from a prescribed terminal P1 of the card slot, before the power interruption from the card slot, when removed from the card slot, in order to eliminate the trouble due to the power interruption caused by the removal of the card, and instructs end processing to the processing circuit in operation.例文帳に追加

カード引き抜きによる電源遮断による不都合を解消するために、前記インタフェース制御回路は、カードスロットから引き抜かれるときカードスロットからの電源供給遮断前にカードスロットの所定の端子（Ｐ１）から分離する第１外部端子（Ｈ１）に生ずる電位変化を検出し、動作状態の処理回路に終了処理を指示する。 - 特許庁

The integrated circuit element includes a processor core executing an instruction, an interconnect interface coupled to the processor core and supporting a communication between the processor core and a system interconnect external to the integrated circuit and, at least, a part of an external communication adapter coupled to the processor core and supporting input/output communication via an input/output communication link.例文帳に追加

集積回路要素は、命令を実行するプロセッサ・コアと、プロセッサ・コアに結合され、プロセッサ・コアと集積回路の外部のシステム相互接続の間での通信をサポートする相互接続インターフェースと、プロセッサ・コアに結合され、入出力通信リンクを介して入出力通信をサポートする外部通信アダプタの少なくとも一部分を含む。 - 特許庁

The substrate for the power module has the circuit layer 2a formed on a top surface of a ceramic substrate 1 by etching an aluminum layer 2 bonded thereupon, and is characterized in that the circuit layer 2a contains 0.7 to 1.2 wt.% Si within a range of ≤200 μm from its bonding interface 6 with the ceramic substrate 1.例文帳に追加

セラミックス基板１の表面に、その上に接合したアルミニウム層２のエッチングにより回路層２ａを形成してなるパワーモジュール用基板であって、前記回路層２ａは、その前記セラミックス基板１との接合界面６から２００μｍ以内のＳｉの含有量が０．７ｗｔ％以上１．２ｗｔ％以下とされていることを特徴とする。 - 特許庁

To provide a transmission/reception circuit with a simple configuration capable of executing two-way communication among the circuits with different operating voltage ranges, a battery protection device, and a semiconductor device interface with respect to the transmission reception circuit for executing communication among the circuits with different operating voltage ranges, the battery protection device, and a semiconductor device.例文帳に追加

動作電圧範囲が異なる回路間で通信を行なうための送受信回路及び電池保護装置並びに半導体装置に関し、簡単な構成で、動作電圧範囲の異なる回路間での双方向通信を可能とした送受信回路及び電池保護装置並びに半導体装置インタフェース回路を提供することを目的とする。 - 特許庁

When the frame transmitting part 10 and the frame receiving part 11 exchange data with the internal bus arbitration circuit 12 and the internal bus arbitration circuit 12 exchanges the data with the DMA interface 14 for external bus, the data is transmitted/received by a data format by unit of cluster comprised of a header of four byte, an address of four byte and data of 16 byte.例文帳に追加

フレーム送信部１０及びフレーム受信部１１が内部バス調停回路１２との間でデータをやり取りしたり、内部バス調停回路１２が外部バス用ＤＭＡインターフェース１４との間でデータをやり取りしたりする際には、４バイトのヘッダと、４バイトのアドレスと、１６バイトのデータとからなるクラスタ単位のデータフォーマットで送受信する。 - 特許庁

To provide a connection control circuit that can warrant a port connection management operation as expected by maintaining a suspending state of a port of a device connected by a 1394 serial interface even when a pulse width of an envelope signal from a reception circuit is wider than a pulse width of a Tone signal in a transmission side at the reception of the Tone signal by the port.例文帳に追加

１３９４シリアルインタフェースで接続されている機器のポートにおいて、Ｔｏｎｅ信号受信時に、受信回路からの包絡線信号のパルス幅が送信側のＴｏｎｅ信号パルス幅よりも大きい場合においても、ポートのサスペンド状態を維持し、期待通りのポート接続管理動作を保証することができる接続制御回路を提供する。 - 特許庁

Since the destination of communication between a demultiplex substrate and a low speed interface substrate or the like can be selected by providing a reception selector circuit and a transmission selector circuit, in both the cases of adopting a redundant configuration and adopting no redundant configuration, reliability can be improved while reducing articles for maintenance and reducing the cost.例文帳に追加

受信選択回路６３および送信選択回路６４を設けて多重分離基板６６と低速インタフェース基板６２等との間の通信先の選択を可能とすることにより、冗長構成とした場合と冗長構成としない場合の両方において、保守用品の削減を図りコストの低減を図りつつ信頼性を高めることができる。 - 特許庁

A size determination part 11 determines any numerical value among four numerical values stored in a register, and determines a size preliminarily assigned to the determined numerical value as the size of transmission data by referring to a size storage part 13, and a virtual transmission circuit 20 transmits transmission data of the size determined by a transmission instructing part 302 to a virtual communication interface circuit 30.例文帳に追加

サイズ決定部１１は、レジスタに格納された４つの数値のうちいずれかの数値をランダムに決定し、サイズ記憶部１３を参照し、決定した数値に予め割り当てられたサイズを送信データのサイズとして決定し、仮想送信回路２０は、送信指示部３０２により決定されたサイズの送信データを仮想通信インターフェイス回路３０に送信する。 - 特許庁

The receiver is provided with a data processing/control section 6 that processes received message data outputted from a decode section 5 to provide an output of serial data and with a signal input output section 7 having input output circuits 71-7n having different interface conditions that is provided with an optical element circuit 70 selecting an input output circuit on the basis of external optical data.例文帳に追加

デコード部５から出力される受信メッセージデータを処理してシリアルデータを出力するデータ処理／制御部６と、互いに異なるインタフェース条件の複数の入出力回路７１〜７ｎを設けた信号入出力部７に外部からの光データによって入出力回路を選択する光素子回路７０を設ける。 - 特許庁

To provide a small-sized, inexpensive and simple telephone line interface circuit that is operated with a minimum power available when the circuit is hooked off, where a true event and a noise event can be distinguished preliminarily and an event signal can be sent between a device side and a line side while keeping electric isolation between the device side and the line side.例文帳に追加

回路がオンフック状態にあるときに利用可能な最小限の電力量で動作可能な、簡単で小型で低コストの電話線インタフェース回路であって、デバイス側とライン側の間の電気的絶縁を維持しながら、真のイベントとノイズイベントを予備的に区別し、デバイス側とライン側の間でイベント信号を伝えるものを実現する。 - 特許庁

An interface 4 is provided with a reproduction circuit 55 for reproducing audio data recorded in the track No. 1 of a CD 51 and outputting it to a sound source part 8, and a reproduction circuit 56 for reproducing and outputting link information for linking a word A contained in the audio data with explanation of a word A recorded in a track No. 101.例文帳に追加

インタフェース４は、ＣＤ５１のトラックＮｏ．１に記録されているオーディオデータを再生して音源部８に出力する再生回路５５と、当該オーディオデータに含まれている単語ＡとトラックＮｏ．１０１に記録されている単語Ａの解説とを関連させるリンク情報を再生して出力する再生回路５６とを備えている。 - 特許庁

This radio data communication printer, which is normally turned off including a power supply for an interface part, detects a carrier wave of radio communication from a radio communication host, generates power supply for a power supply controller circuit, and turns on a system power supply (main) of a printer under the control by the power supply control circuit receiving the power supply.例文帳に追加

通常はインターフェイス部の電源も含めオフの状態であるが、無線通信のホストからの無線通信の搬送電波を検出して、電源制御回路の電源供給を生成し且つ電源供給された電源制御回路の制御の基にプリンタのシステム電源（メイン）をオンさせることを特徴とする無線データ通信印刷装置。 - 特許庁

To provide a laminate suitable for a printed circuit board, which is excellent in adhesiveness to an insulating film and is easily capable of forming a conductive layer in an arbitrary solid surface with small irregularity in the interface with the insulating film, and to provide a printed circuit board on a substrate formed thereby, which has fine interconnections with excellent adhesiveness to the insulating film.例文帳に追加

絶縁膜との密着性に優れ、絶縁膜との界面における凹凸が小さい導電性層を任意の固体表面に容易に形成しうるプリント配線板用として好適な積層体、及び、それを用いて形成した基板上に、絶縁膜との密着性に優れた高精細の配線を有するプリント配線板を提供する。 - 特許庁

When a command register 20 receives X (lateral width of rectangular area), Y (longitudinal width of rectangular area), M (lateral numbers of rectangular areas), N (longitudinal numbers of rectangular areas), R (starting coordinate address), and W (width of display screen), an accelerator control circuit 30 receives display data from a transmission data register 10 and outputs it to a display controller interface circuit 60.例文帳に追加

コマンドレジスタ２０に、Ｘ（矩形領域の横幅）、Ｙ（矩形領域の縦幅）、Ｍ（矩形領域の横方向の数）、Ｎ（矩形領域の縦方向の数）、Ｒ（開始座標アドレス）、Ｗ（表示画面の横幅）を受け取ると、アクセラレータ制御回路３０は、送信データレジスタ１０から、表示データを受け取り、表示コントローラインタフェース回路６０に出力する。 - 特許庁

This volume rendering graphic board 140 for performing interactive rendering of a volume data set in real time, is provided with a single integrated circuit 202 provided with an interface, which executes rendering processing of all volume data sets in real time and is also for communicating with a host computer 130, and storage devices 100, 200 and 204 which are connected to the circuit 202 and store rendering data used by the circuit 202.例文帳に追加

ボリュームデータセットのリアルタイムのインタラクティブなレンダリングを行うためのボリュームレンダリンググラフィックボード１４０であって、ボリュームデータセットのすべてのレンダリング処理をリアルタイムで実行するとともに、ホストコンピュータ１３０と通信を行うためのインターフェースを備えた単一の集積回路２０２と、集積回路２０２に接続されて、集積回路２０２で用いられるレンダリングデータの格納を行う記憶装置１００，２００，２０４とを備えている。 - 特許庁

In the ceramic multicore micro capillary having a plurality of parallel penetration holes for inserting the optical fibers, the interface between the penetration holes and one tip end face has a curved shape, inner circumferences of the penetration holes and the interface comprise surfaces fused by heat, the cores are adjusted by an arbitrary means, and the micro capillary is fixed to a connection surface of the optical waveguide circuit.例文帳に追加

光ファイバを挿入するための複数の平行な貫通孔を有するセラミックス製の多芯マイクロキャピラリにおいて、貫通孔と一方先端面の境界部を曲面形状とし、かつ貫通孔の内周面および境界部が熱によって溶融した表面からなることを特徴とする多芯マイクロキャピラリと、このマイクロキャピラリを任意の手段で調芯して光導波回路の接続面に固定する。 - 特許庁

The input device has touch sensor circuits 10, 11, a microcomputer 12, a personal computer interface circuit 18 for a USB or the like, and the like, and, by inputting Morse codes with the touch sensor circuits, can input the corresponding key code or mouse code to the personal computer.例文帳に追加

入力装置は、タッチセンサ回路１０、１１、マイクロコンピュータ１２、ＵＳＢ等のパソコン用インターフェイス回路１８等を備え、タッチセンサ回路を使用してモールス符号を入力することにより、対応するキーコードあるいはマウスコードをパソコンに入力可能である。 - 特許庁

By the formation of high resistance layers 13, 23 at the interface of connection conductors 11, 21 with terminal electrodes 10, 20, a parallel equivalent circuit is formed by a resistance element R1 produced by each internal electrode and a resistance element R2 produced by the high resistance layers 13, 23.例文帳に追加

接続導体１１，２１と端子電極１０，２０との界面に高抵抗層１３，２３が形成されることによって、各内部電極による抵抗成分Ｒ１と、高抵抗層１３，２３による抵抗成分Ｒ２によって、並列等価回路が形成されている。 - 特許庁