「interface circuit」に関連した英語例文の一覧と使い方(46ページ目) - Weblio英語例文検索

The test board 2 includes an interface circuit 5 which requests the test program corresponding to the semiconductor device 4 from the semiconductor testing device 3 in accordance with the semiconductor device 4 to be mounted thereon, and which instructs the semiconductor testing device 3 to read out the requested test program.例文帳に追加

試験ボード２は、搭載される半導体装置４に応じて、半導体装置４に対応する試験プログラムを半導体試験装置３に要求し、要求した試験プログラムを半導体試験装置３に読み出し指令させるインターフェース回路５を有する。 - 特許庁

The interface circuit changes a transmission path of signals so that the simulation signal input by the first port is output through a second port that is different from the first port without intervening the CPU when the failure signal is received.例文帳に追加

前記インタフェース回路は、前記故障信号を取得した場合に、前記第１ポートから入力された模擬信号が、前記ＣＰＵを介することなく、前記第１ポートとは別の第２ポートを介して出力されるように、信号の伝達経路を変更する。 - 特許庁

The interface circuit 200 includes a multiplexer block 202 for inputting a first bias voltage 206 derived from a supply voltage 204 and a second bias voltage 208 derived from an external voltage supplied through the voltage of an IO pad 216.例文帳に追加

インターフェース回路２００は、供給電圧２０４から導出される第１バイアス電圧２０６とＩＯパッド２１６の電圧を通じて供給される外部電圧から導出される第２バイアス電圧２０８とを入力するマルチプレクサー・ブロック２０２を含む。 - 特許庁

To provide an output signal for an LSI that can automatically and properly adjust a leading time/a trailing time of an output waveform and avoid an operation defect with respect to interface timing with an external component even when an external load capacity of an output buffer circuit is increased more than an expected capacity.例文帳に追加

出力バッファ回路の外部負荷容量が予想以上に大きくなった場合でも、出力波形の立上がり時間／立下がり時間の値を自動的に適正に調整し、外部部品とのインターフェースタイミングに関する動作不具合を回避する。 - 特許庁

To reduce manufacturing costs by reducing the number of FPCs that are connection members and dispensing with holding members other than the connection members in a connection structure of a display device between a touch panel 1 or LCD panel 3 and an interface circuit board and the like.例文帳に追加

表示装置におけるタッチパネル１又はＬＣＤパネル３とインターフェース回路基板等との接続構造に対し、接続部材としてのＦＰＣの数を低減すると共に、接続部材以外の保持部材を不要とすることにより製造コストを低減する。 - 特許庁

When a program write mode selection signal 111 received from a terminal interface 16 is activated and a write/read switching signal 112 is set up to 'write', a bus control circuit 11 stops a CPU 12 and releases a data bus 102 and an address bus 103.例文帳に追加

ターミナル・インターフェース１６からのプログラム書き込みモード選択信号１１１をアクティブにし、書き込み／読み出し切り替え信号１１２を書き込みにすると、バス・コントロール回路１１は、ＣＰＵ１２を停止させると共に、データ・バス１０２とアドレス・バス１０３を開放させる。 - 特許庁

In an MCM where a plurality of semiconductor chips are integrated into one package, an LVDS circuit using a differential signal is used for an interface between a semiconductor chip A and a semiconductor chip B so that quick and accurate signal transmission can be executed.例文帳に追加

複数の半導体チップをワンパッケージにしたＭＣＭにおいて、半導体チップＡと半導体チップＢとの間のインタフェースに、差動信号を使用したＬＶＤＳ回路を使用するようにしたことから、高速で正確な信号伝送を行うことができる。 - 特許庁

To provide a power saving interface device having a DMAC which is equipped with an internal register access control circuit to which a clock is selectively supplied only when CPU access is generated wherein the clock supply is temporarily stopped when a memory access request is not immediately permitted.例文帳に追加

ＣＰＵアクセス発生時のみクロックが選択的に供給される内部レジスタアクセス制御回路を持ち、メモリアクセスリクエストが直ちに許可されない場合に一時的にクロック供給が停止するＤＭＡＣを持つ省電力インターフェース装置を提供する。 - 特許庁

To prevent an interconnetion material from intruding into the contact interface of a semiconductor layer and an insulation film by preventing open circuit of a barrier metal underlying the electrode of a bipolar transistor or an MIS type capacitive element.例文帳に追加

バイポーラトランジスタやＭＩＳ型容量素子における電極の下層に設けられたバリアメタルの断線を防止し、半導体層と絶縁膜との接触界面への配線材料の侵入を防止することができる半導体装置およびその製造方法を提供する。 - 特許庁

A hybrid circuit forming an interface between a transmission line and a head for transmitting/receiving signals in frequency bands different by transmission and reception includes a line transformer and a means capable of separating a band coupled with an echo cancel means.例文帳に追加

伝送線路と、伝送時および受信時で異なる周波数帯域で信号を伝送／受信するヘッドとの間のインタフェースを形成するハイブリッド回路であって、線路変成器、およびエコー・キャンセル手段と結合された帯域を分離する手段を含むハイブリッド回路である。 - 特許庁

To provide a compressed data transmitting device and a compressed data transmission method capable of transmitting compressed coded data to a decoding processor at appropriate timing without interposing an exclusive interface between the decoding processor and its pre-stage circuit.例文帳に追加

復号化処理部とその前段の回路との間に専用のインターフェースを介在させることなく、圧縮符号化データを復号化処理部に適切なタイミングで転送することができるようにした圧縮データ転送装置及び圧縮データ転送方法を提供する。 - 特許庁

An error and loss correcting circuit 20a decodes error correction including syndrome operation for demodulated data from the format interface 10a and interrupts the syndrome operation when the uncorrectable error detection signal is inputted to quit the error correction.例文帳に追加

誤り・消失訂正回路２０ａでは、フォーマットインタフェース１０ａからの復調データに対してシンドローム演算を含む誤り訂正の復号を行い、誤り訂正不能検出信号が入力されると、シンドローム演算を中断し、誤り訂正を終了する。 - 特許庁

To provide a data taking-in circuit for taking in data from a synchronous memory that enables a DDR interface for taking in input signal data to eliminate a difference in delay between signals of the input signal data at the rising and trailing edges of each data strobe signal.例文帳に追加

データストローブ信号の立ち上がり及び立ち下がりで、入力信号データの取込みを行うＤＤＲインターフェースにおいて、該入力信号データの各信号間の遅延差を解消することができる同期式メモリからのデータ取込み回路を提供する。 - 特許庁

The software update device 7 has a S/W storage section 9 to store software of an updated version, a second interface circuit 10 and a second CPU 8 to control an operation of the recording device 1 during an update process to update software from an old version to the updated version.例文帳に追加

他方、ソフトウェア更新装置７は、更新ソフトウェアを記憶するＳ／Ｗ記憶部９と、第二のインターフェース回路１０と、ソフトウェアを更新ソフトウェアに更新する更新処理の際に、記録装置１の動作の制御を担う第二のＣＰＵ８とを、有する。 - 特許庁

Relay buffers 600, 601, 602, 603 of a computer module 110 and an I/O module 120 each have a noise filter circuit deciding signal amplitude of a PCIe (Peripheral Component Interconnect Express) interface 161, 162, distinguishing between the signal and the noise, and controlling ON/OFF of an output signal.例文帳に追加

計算機モジュール１１０及びI/Oモジュール１２０の中継バッファ６００，６０１，６０２，６０３は、それぞれPCIeインターフェース１６１，１６２の信号振幅を判断して信号とノイズを区別し、出力信号のＯＮ／ＯＦＦを制御するノイズフィルタ回路を有する。 - 特許庁

The interface circuit is equipped with a first antenna 3 which makes a device body 7 to be inspected and an inspection device 6 inspecting the device body 7 to be inspected, and a first control part 4 which switches the first antenna 3 to an input state or an output state.例文帳に追加

被検査装置本体７と該被検査装置本体７を検査する検査装置６とを非接触で通信させる第１のアンテナ部３と、第１のアンテナ部３を入力状態又は出力状態に切替える第１の制御部４と、を備える。 - 特許庁

The common control part 28 is connected with an integrated test jig 10 by serial communications, and a test of the PDS control part is performed via the common control part 28 and the conversion circuit 24, while a test of the Ethernet interface section is performed via the common control part 28.例文帳に追加

共通制御部２８と統合検査治具１０とをシリアル通信で接続し、共通制御部２８及び変換回路部２４を介してＰＤＳ制御部の検査を行なうとともに、共通制御部２８を介してイーサインタフェース部の検査を行なう。 - 特許庁

To provide a noncontact measurement apparatus and a noncontact measurement method using a camera without an interface for output of a synchronization signal, and capturing images in synchronization with position information on an object to be measured or the camera without use of a control circuit.例文帳に追加

同期信号等の出力インタフェースを有しないカメラを使用し、撮像と被測定物またはカメラの位置情報を、制御回路を使用せずに同期して撮像を行う非接触計測装置および非接触計測方法を提供することを課題としている。 - 特許庁

When a write request packet is received after that, the link controller 100 sets the first and second packet buffers 301, 302 in the packet buffer for reception and outputs a command or data whose write is requested to an interface circuit 110 via either of the first and second packet buffers 301, 302.例文帳に追加

その後にライトリクエストパケットを受信すると第１、第２のパケットバッファ３０１、３０２を受信用パケットバッファに設定し、ライトが要求されたコマンド又はデータを第１、第２のパケットバッファ３０１、３０２のいずれかを介してインターフェース回路１１０に出力する。 - 特許庁

To enable CPU-to-CPU communication without needing a special circuit and enable transmission of a references frame, frame timing and reference clock without needing another physical interface, in a part between a baseband signal processing panel and an RF signal processing panel.例文帳に追加

ベースバンド信号処理パネルとＲＦ信号処理パネルとの間において、特別な回路を必要とせずにＣＰＵ間通信を可能とし、また他の物理インタフェースを必要とせずに基準フレーム、フレームタイミングおよび基準クロックを伝送することを可能とする。 - 特許庁

The switching signal "a" is generated based on the duty of a control signal SCI supplied to an interface circuit 19, and the driving signal "d" is generated at the timing at the rising edge of the control signal SCI including information such as lighting-on, lighting-off and dimming, respectively.例文帳に追加

スイッチング信号ａはインターフェース回路１９に供給される制御信号ＳＣＩのデューティに基づき、駆動信号ｄは点灯、消灯、調光等の情報を含んだ制御信号ＳＣＩの立ち上がりに基づくタイミングでそれぞれ生成する。 - 特許庁

The decryption circuit apparatus 200 decrypts encrypted digital contents, transmits the decrypted digital contents to the host system 300 via a video stream interface 402, and transmits the encrypted digital contents to the host system 300 via a two-way bus 400.例文帳に追加

この復号回路機器２００は、暗号化済みのデジタルコンテンツの復号と、復号化済みのデジタルコンテンツの映像ストリームインターフェース４０２を介したホストシステム３００への伝送、暗号化のままのデジタルコンテンツの双方向バス４００を介したホストシステム３００への伝送を行う。 - 特許庁

To respond to a GET_-PORT_-STATUS request from a USB host without interposing a CPU by sharing port information of a parallel control part and a PORT_-STATUS register of a USB control part in an interface circuit having a plurality of interfaces having different standards.例文帳に追加

規格の異なる複数のインターフェイスを有するインターフェイス回路において、パラレル制御部のポート情報とＵＳＢ制御部のＰＯＲＴ＿ＳＴＡＴＵＳレジスタとを共有することにより、ＵＳＢホストからのＧＥＴ＿ＰＯＲＴ＿ＳＴＡＴＵＳリクエストに対してＣＰＵを介在せずに応答する。 - 特許庁

The information leakage preventing device 11 is connected to an information device having an image interface 13 such as a computer 12 and is provided with a dot clock extracting part 14, a dot clock generating part 15, a modulation circuit part 16, an output level adjusting part 17 and a prevention signal outputting part 18.例文帳に追加

情報漏洩防止装置１１は、コンピュータ１２などの画像インタフェース１３を持つ情報機器と接続され、ドットクロック抽出部１４、ドットクロック発生部１５、変調回路部１６、出力レベル調整部１７、防止信号出力部１８を備える。 - 特許庁

The PCI interface circuit 42 extends the valid period of the valid data so as to satisfy the timing specifications of an Arcnet controller 40 by extracting the valid data and continuously asserting DEVSEL# and TRDY# and transmits the valid data to the Arcnet controller 40.例文帳に追加

ＰＣＩインタフェース回路４２は、有効データを抽出しかつＤＥＶＳＥＬ＃およびＴＲＤＹ＃をアサートし続けることによって有効データの有効期間をＡｒｃｎｅｔコントローラ４０のタイミング仕様を満足するように延ばして、有効データをＡｒｃｎｅｔコントローラ４０に送る。 - 特許庁

On the side of the projector 30, a main control circuit 100 properly operates an interface part 34 at a proper timing to output connection information, such as a display format and a correction parameter, such as a shape correction data in a memory 36, to the side of the computer 50, in response to request.例文帳に追加

これに応じて、プロジェクタ３０側では、主制御回路１００がインターフェース部３４を適当なタイミングで適宜動作させて、メモリ３６内のディスプレイフォーマット等の接続情報や形状補正データ等の補正パラメータをコンピュータ５０側に出力する。 - 特許庁

To provide a USB interface circuit capable of improving convenience by making it unnecessary to replace a USB cable at the time of switching a device, and realizing space reduction and power consumption reduction at the time of providing a plurality of devices to be USB-connected in one device.例文帳に追加

ＵＳＢ接続されるデバイスを一台の装置内に複数設けた場合に、デバイスの切り換え時にＵＳＢケーブルの差し替えを無くして使い勝手を良くするとともに、少ないスペース、低い消費電力を実現したＵＳＢインタフェース回路を提供する。 - 特許庁

An RFID communication device 1 comprises a host interface 11, a main controller 12, an RF circuit control block 13, a transmission control block 20, a reception control block 30, and RF circuits 40a, 40b, ... 40n being different for each RFID frequency band.例文帳に追加

ＲＦＩＤ通信装置１は、ホストインタフェース部１１と、メインコントローラ１２と、ＲＦ回路制御ブロック１３と、送信制御ブロック２０と受信制御ブロック３０と、ＲＦＩＤの周波数帯域ごとに異なるＲＦ回路４０ａ、４０ｂ、…、４０ｎから構成される。 - 特許庁

An electric interface circuit (9) provided in the housing (1) is connected to a data bus (10), converts the signals from the first and second signal transmitters (5 and 8) into the data protocol of the data bus (10), and generates the trigger signal from the data protocol of the data bus (10).例文帳に追加

ハウジング（１）内に設けられる電気的インターフェース回路（９）はデータバス（１０）に接続され、第１及び第２の信号発信機（５，８）からの信号をデータバス（１０）のデータプロトコルに変換し、且つ、データバス（１０）のデータプロトコルからトリガー信号を発生させる。 - 特許庁

When an external event processing part 62 receives the event signal indicating the abnormality from another wireless alarm by a reception circuit 42 of a wireless communication part 28, the external event processing part 62 makes the line interface part 38 output the event signal indicating the abnormality to the sensor line 12.例文帳に追加

外部イベント処理部６２は無線通信部２８の受信回路４２により他の無線式警報器から異常を示すイベント信号を受信した際に、回線インターフェース部３８により異常を示すイベント信号を感知器回線１２に出力させる。 - 特許庁

The line interface circuit is operated in an apparent fixed current mode and generates a differential line current of about 40 mA, by using a low power source to the threshold line voltage of about 25 V which is equal to a value for which a required overhead is reduced from the voltage of the low power source.例文帳に追加

回線インタフェース回路は、見掛けじょう一定の電流モードで作動し、低電源の電圧から必要なオーバーヘッドをマイナスした値に等しい、約２５Ｖの閾値回線電圧まで、低電源を用いて約４０ｍＡの差動回線電流を生成する。 - 特許庁

This circuit is provided with a central processing unit(CPU) 101, a nonvolatile memory 105, and a communication interface 103 for receiving a program to be run by the CPU for write into the nonvolatile memory from the outside by commutations and sending the received program to the CPU.例文帳に追加

中央演算処理装置（ＣＰＵ）１０１と、不揮発性メモリ１０５と、不揮発性メモリへの書き込みを行うためにＣＰＵが実行するプログラムを通信によって外部から受信し、受信したプログラムをＣＰＵへ送る通信インタフェース１０３とを具備する。 - 特許庁

The newly formed scan chain serves as a test path for inspecting combined circuits 200, 300 and 400, which are hard to inspect, positioned in interface domains K1, K2, and K3 between a full scan test objective circuit 500 and the external connection terminals (pads) P1 to P9, etc.例文帳に追加

この新規に形成されるスキャンチェーンは、フルスキャンテスト対象回路（５００）と外部接続端子（パッド）Ｐ１〜Ｐ９等との間のインタフェース領域Ｋ１，Ｋ２，Ｋ３に位置する、検査がむずかしい組合せ回路２００，３００，４００を検査するためのテスト用のパスとなる。 - 特許庁

When expanding the A/D converter, an interface circuit 21 of the A/D converter to be expanded is arranged in the internal area of a chip 11, and an A/D converting part 20 of the A/D converter to be expanded is arranged in an external area 19 of the chip 11.例文帳に追加

Ａ／Ｄ変換器を増設する場合、増設するＡ／Ｄ変換器のインタフェース回路２１をチップ１１の内部領域に配置して、増設するＡ／Ｄ変換器のＡ／Ｄ変換部２０をチップ１１の外部領域１９に配置するように構成した。 - 特許庁

In the ceramic-metal compound circuit board and a method for manufacturing it, a void rate is set to 1.5% or less and a diameter is set to 0.7 mm or less in a bonded interface of a semiconductor mounted part on a metal plate boned on a main surface of a ceramic board.例文帳に追加

本発明のセラミックス−金属複合回路基板及びその製造方法においては、セラミックス基板の主面上に接合した金属板上の半導体搭載部分の接合界面におけるボイド率を１．５％以下で且つ直径を０．７ｍｍ以下とする。 - 特許庁

When the signal DT5 with the high level is given to an abnormality notice signal generating section 7, the generating section 7 discriminates it to be a notice of the broken line of a twisted wire pair and this information is transmitted to an optical fiber via a parallel serial conversion circuit 8, an optical transmission section 9 and an optical interface 10.例文帳に追加

”Ｈ“の信号ＤＴ５が異常通知信号生成部７に入力されると、より対線リンク断の通知と判断され、この情報は並直列変換回路８、光送信部９、光インターフェース１０を介して光ファイバへと送信される。 - 特許庁

To provide an emulator description automatic generation system and an emulator description automatic generation program capable of automatically adding power supply parts necessary for interface matching and emulator verification in programmable parts on a circuit diagram before preparing an emulation description.例文帳に追加

エミュレータ記述を作成するに先だって、回路図上で、プログラマブル部品におけるインタフェース整合およびエミュレータ検証に必要な電源部品を自動的に追加することができるエミュレータ記述自動生成システムおよびエミュレータ記述自動生成プログラムを提供する。 - 特許庁

The blocks 140 to 143 consist of a parameter register setting plural parameters corresponding to plural bus specifications that can be held by the bus 103 and an interface circuit performing an operation made to meet the specifications of the bus 103.例文帳に追加

これらの可変インタフェースブロックは、ＣＰＵバス１０３が持ちうる複数のバス仕様に対応した複数のパラメータが設定されるパラメータレジスタと、そこに設定されたパラメータにより、ＣＰＵバス１０３の仕様に合わせた動作を行うインタフェース回路より構成する。 - 特許庁

To prevent an abnormality of display from occurring by using an interface circuit not employing a LVDS system, recognizing the normality/ abnormality of a pixel clock inputted externally, and halting the supply of a picture signal to a driver of a liquid crystal display device in the case of an abnormality.例文帳に追加

ＬＶＤＳ方式を採用しないインタフェース回路を用い、外部から入力する画素クロックの正常／異常を認識し、異常の場合には液晶表示装置のドライバへの画像信号の供給を停止して表示異常の発生を回避する。 - 特許庁

An interface gate circuit 54 comprises N-channel MOS transistors N8, N10 serially connected across a bit line BL and a global IO line GIO, and N-channel MOS transistors N12, N14 serially connected across a bit line /BL and a global IO line /GIO.例文帳に追加

接続ゲート回路５４は、ビット線ＢＬとグローバルＩＯ線ＧＩＯとの間に直列に接続されるＮチャネルＭＯＳトランジスタＮ８，Ｎ１０と、ビット線／ＢＬとグローバルＩＯ線／ＧＩＯとの間に直列に接続されるＮチャネルＭＯＳトランジスタＮ１２，Ｎ１４とを含む。 - 特許庁

An internal clock is given to serial/parallel conversion circuits 18, 20 serial/parallel-converting data given by a packet form and an interface circuit 22 decoding an output of the serial/parallel conversion circuits 18, 20 and outputting commands of ACT and the like to a DRAM core 26.例文帳に追加

内部クロックは、パケット形式で与えられるデータをシリアル−パラレル変換するシリアルパラレル変換回路１８、２０と、シリアルパラレル変換回路１８、２０の出力をデコードし、ＤＲＡＭコア２６に対してＡＣＴ等のコマンドを出力するインターフェイス回路２２とに与えられる。 - 特許庁

A memory card 100 is provided with a temperature detection circuit 107 detecting temperature of a memory device and a control part 104 deciding an operation condition according to the detected temperature and serving as a notification means notifying the decided operation condition to a host apparatus 150 via a host interface 103.例文帳に追加

メモリカード１００は、メモリ装置の温度を検出する１０７と、検出された温度に応じて動作条件を決定し、決定された動作条件をホストインタフェース１０３を介してホスト機器１５０に通知する通知手段とする制御部１０４とを備える。 - 特許庁

The pulse interval corresponding to the amount of operations of the operation lever of the radio transmitter 4 is converted into a digital value through a signal conversion circuit 523 and an AD converter 524, and turned into packet data by a USB (universal serial bus) interface tip 525 to be passed to a computer from a USB connector 2.例文帳に追加

無線送信器４の操作レバーの操作量に対応するパルス間隔は、信号変換回路５２３及びＡＤ変換器５２４を経てディジタル値に変換され、ＵＳＢインターフェイスチップ５２５によってパケットデータとされてＵＳＢコネクタ２からコンピュータに渡される。 - 特許庁

To provide a logic signal transmission interface identification circuit that can easily identify a broken line state of signal lines between devices and detect a connection state of a connector and mounted/unmounted state of devices without addition of a signal line.例文帳に追加

装置間の信号線の断線状態も容易に識別するこができ、コネクタの接続状態や装置の実装／未実装を信号線を更に追加することなく検出することができるロジック信号伝送インタフェースの識別回路を提供することにある。 - 特許庁

To provide an interface circuit capable of commoditizing a substrate, a software and the like in a plurality of kinds of data communication modes, while evading collision, operation abnormality and the like of a data from occurring when a plurality of connection parts is erroneously connected to a mating side unit.例文帳に追加

誤って複数の接続部が相手側ユニットと接続された場合にデータの衝突及び動作異常等が生じるのを回避しながら、複数種類のデータ通信形式に対して基板及びソフトウエア等の共通化が図れるインターフェース回路を提供する。 - 特許庁