「interface circuit」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

The high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30, having at least a serial/parallel conversion circuit 40, a free-running clock generating circuit 70, a clock-detecting circuit 80, and an output mask circuit 90.例文帳に追加

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０、出力マスク回路９０を含む。 - 特許庁

The operational test apparatus for USB interface comprises: a connection means for connecting a host device USB interface circuit 106 and a peripheral device USB interface circuit 107 each other; a CPU 100 for performing communication between the host device USB interface circuit 106 and the peripheral device USB interface circuit 107; and an operation panel 109 for displaying whether the communication via the CPU 100 has succeeded or not.例文帳に追加

ホスト装置側ＵＳＢインターフェース回路１０６と周辺装置側ＵＳＢインターフェース回路１０７とを相互に接続する接続手段と、前記ホスト装置側ＵＳＢインターフェースと前記周辺装置側ＵＳＢインターフェースとの間で通信を実行するＣＰＵ１００と、ＣＰＵ１００における通信結果の正否を表示する操作パネル１０９とを有する。 - 特許庁

To provide an interface conversion circuit which is adaptive to an ECL(emitter-coupled logic) circuit having a different source voltage.例文帳に追加

異なる電源電圧ＶＳＳのＥＣＬ回路に対応することのできるインタフェース変換回路を提供する。 - 特許庁

Also, the device 14 is provided with a USB interface circuit 30 connected between the USB host 12 and the circuit 32.例文帳に追加

装置１４はまた、ＵＳＢホスト１２と、回路３２と、の間に結合したＵＳＢインタフェース回路３０を含む。 - 特許庁

In such a case, the circuit 4 makes the processing of the circuit 3 correspond to the interface 14.例文帳に追加

この場合に、選択回路４は、データ処理回路３の処理をＸ．２１インタフェース１４に対応したものとする。 - 特許庁

VERIFICATION DEVICE FOR INTEGRATED CIRCUIT, VERIFICATION METHOD, AND GENERATION METHOD FOR INTERFACE MODEL FOR VERIFYING INTEGRATED CIRCUIT例文帳に追加

集積回路の検証装置、検証方法および集積回路検証用のインターフェースモデルの生成方法 - 特許庁

To provide an interface circuit or the like which can perform IEEE1394 communication without use of an analog circuit.例文帳に追加

アナログ回路を用いることなく、ＩＥＥＥ１３９４通信を行うことができるインタフェース回路等を提供する。 - 特許庁

The input interface circuit 210 includes an attenuation section 220, a termination circuit 250 and an input buffer 260.例文帳に追加

入力インターフェース回路２１０は、減衰部２２０、終端回路２５０、および入力バッファ２６０を有している。 - 特許庁

The interface device 27_1 comprises an output circuit 28A_1 for transferring image data SD and a reception circuit 28B_1.例文帳に追加

インターフェース装置２７_1は、画像データＳＤを転送する出力回路２８Ａ_1と受信回路２８Ｂ_1とからなる。 - 特許庁

A second power supply circuit 1d supplies a power from the evaluation tool 3 to the interface circuit 1b.例文帳に追加

第２の電源供給回路１ｄは、インタフェース回路１ｂに対して評価ツール３から電源を供給する。 - 特許庁

The printed circuit board has a power connector interface defining a separable interface for coupling with a power connector of the light module.例文帳に追加

印刷回路基板は、光モジュールの電源コネクタと結合する分離可能なインタフェースを区画する電源コネクタインタフェースを有する。 - 特許庁

The circuit 122 includes a system bus interface constructed so as to interface the system bus with plural output interfaces.例文帳に追加

第1の集積回路はシステムバスと複数の出力インターフェイスとのインターフェイスをとるよう構成されたシステムバスインターフェイスを含む。 - 特許庁

Furthermore, the HDD 10 is provided with an IO interface circuit 12 which is connected to the HDC unit 112 via a parallel interface.例文帳に追加

ＨＤＤ１０はまた、ＨＤＣユニット１１２とパラレルインタフェースを介して接続されるＩＯインタフェース回路１２を備える。 - 特許庁

The input/output device 1 is provided with a general-purpose interface control circuit 11, a serial interface control circuit 12, a memory 13, an interrupt control circuit 14, a data picking mode detection circuit 15, a data picking mode set switch 16, a display element 17, an MPU 20, a data buffer 23, and a lower interface control circuit 24.例文帳に追加

また、入出力装置１は、汎用インターフェイス制御回路１１，シリアルインターフェイス制御回路１２，メモリ１３，割り込み制御回路１４，データ採取モード検出回路１５，データ採取モード設定スイッチ１６，表示素子１７，ＭＰＵ２０，データバッファ２３及び下位インターフェイス制御回路２４を具備している。 - 特許庁

When a driver circuit 8 is used for an output part 2 in a 1st interface circuit 1 and a receiver circuit 9 is used for an input part 4 in a 2nd interface circuit 3, a connection line 5 for signal transmission from the output of the driver circuit 8 to the input of the receiver circuit 9 exists.例文帳に追加

第一のインターフェース回路１の出力部２にドライバ回路８，第二のインターフェース回路３の入力部４にレシーバ回路９を用いた場合、ドライバ回路８の出力からレシーバ回路９の入力に信号伝達の接続線５が存在することになる。 - 特許庁

The line-side interface circuit may further include a rectifier and a storage device.例文帳に追加

ライン側インターフェース回路はさらに、整流器および蓄積素子を含むことができる。 - 特許庁

The PLL external control interface 63 is connected to a variable oscillation circuit 71.例文帳に追加

ＰＬＬ外部制御インタフェース６３には、可変発振回路７１が接続される。 - 特許庁

An interface part 12 transmits and receives data to and from an external digital circuit 6.例文帳に追加

インタフェース部１２は、外部のデジタル回路６との間でデータの送受信を行う。 - 特許庁

The interface circuit 1 comprises a logical state judging part 2 and an electric current source 3.例文帳に追加

インタフェース回路１は、論理状態判断部２と電流源３とを有している。 - 特許庁

To ensure reliable coupling at a butt joint interface of a lead contacting of a circuit.例文帳に追加

回路接触リードのバットジョイント界面での信頼できる結合を保証すること。 - 特許庁

MULTI-PROTOCOL PROCESSING DEVICE, CIRCUIT INTERFACE AND MULTI-PROTOCOL SWITCH SYSTEM HAVING THEM例文帳に追加

マルチプロトコル処理装置、回線インターフェース及びそれらを有するマルチプロトコルスイッチシステム - 特許庁

INTERFACE CIRCUIT, AND TESTING METHOD AND DEBUGGING METHOD USING THE SAME FOR SEMICONDUCTOR DEVICE例文帳に追加

インターフェース回路及びそれを用いた半導体装置のテスト方法とデバッグ方法 - 特許庁

BIDIRECTIONAL DATA COMMUNICATION SYSTEM AND CENTRONICS INTERFACE CIRCUIT AND AN ELECTRONIC DEVICE WITH THEM例文帳に追加

双方向データ通信システム及びセントロニクスインタフェース回路とそれを備えた電子機器 - 特許庁

The network interface circuit 400 carries out transmission and reception of the packet between nodes 10.例文帳に追加

ネットワークインタフェース回路４００はノード１０との間でパケットの送受を行う。 - 特許庁

This data storage system is provided with a back plane, a processing circuit, and a network interface device.例文帳に追加

データ記憶システムは、バックプレーン、処理回路及びネットワーク・インタフェース装置を有する。 - 特許庁

The printed circuit board is inserted from the oblique upside relative to an interface connector 13b.例文帳に追加

プリント基板はインターフェースコネクタ１３ｂに対して斜め上方から差し込まれる。 - 特許庁

And the error letter '*' is output from the interface circuit 20 as print data.例文帳に追加

そして、このエラー文字「＊」を印刷データとして、インターフェース回路２０から出力する。 - 特許庁

The line side interface circuit can further include a rectifier and a storage device.例文帳に追加

ライン側インタフェース回路は、整流器および格納デバイスをさらに含むことができる。 - 特許庁

Each driver of a serial interface circuit has a waveform shaping function.例文帳に追加

また、本形態のシリアル・インターフェース回路の各ドライバは、波形整形機能を有している。 - 特許庁

An image capture system 10 includes an integrated circuit 18 having an interface block 22.例文帳に追加

像捕捉システム（１０）が、インターフェイスブロック（２２）を有する集積回路（１８）を含む。 - 特許庁

Each optical interface part is provided with a light transmitter, light receiver, converting circuit, and hood.例文帳に追加

各光インターフェイス部は、光送信器、光受信器、変換回路、フードを有する。 - 特許庁

The interface circuit is implemented on the first IC, operatively couples to the reference circuit, receives the reference signal and a data input, and generates the interface signal.例文帳に追加

インタフェース回路は、第１のＩＣに実装され、作動するように基準回路に結合し、基準信号およびデータ入力を受信し、インタフェース信号を発生する。 - 特許庁

A transfer control circuit (140) responds to a memory card access processing request supplied to the input/output interface control circuit, and gives an instruction of the memory card access to the memory card interface control circuit.例文帳に追加

前記入出力インタフェース制御回路に供給されるメモリカードアクセス処理要求には転送制御回路（１４０）が応答して前記メモリカードインタフェース制御回路にメモリカードアクセスの指示を与える。 - 特許庁

A downstream interface circuit 2 transfers a DN reception packet 101 to an upstream interface circuit 3 as an UP transmission packet, after being subjected to header conversion by a header conversion circuit 1.例文帳に追加

下流側インタフェース回路２からのＤＮ受信パケット１０１はヘッダ変換回路１でのヘッダ変換によって、上流側インタフェース回路３へＵＰ送信パケット１０３として転送される。 - 特許庁

The upstream interface circuit 3 transfers an UP reception packet 104 to a downstream interface circuit 2 as a DN transmission packet 102, after being subjected to header conversion by the header conversion circuit 1.例文帳に追加

上流側インタフェース回路３からのＵＰ受信パケット１０４はヘッダ変換回路１でのヘッダ変換によって、下流側インタフェース回路２へＤＮ送信パケット１０２として転送される。 - 特許庁

The system interface specifications and the memory interface specifications are mutually converted by the interface conversion macro so that it is possible to load the memory macro which is common to the semiconductor integrated circuit even when the system interface specifications are different.例文帳に追加

インタフェース変換マクロによりシステムインタフェース仕様およびメモリインタフェース仕様を相互に変換することにより、システムインタフェース仕様が異なる場合にも、半導体集積回路に共通のメモリマクロを搭載できる。 - 特許庁

The interface circuit 110 includes first to Nth interface circuits 310, 320, and 330 generating interface signals of the signal types following the interface information which is specified with the internal register 350.例文帳に追加

インターフェース回路１１０が、その各々が、内部レジスタ３５０に設定されたインターフェース情報に従った信号形式の各インターフェース信号を生成する第１〜第Ｎのインターフェース回路３１０、３２０、３３０を含む。 - 特許庁

This serial interface circuit 100 is provided with a shift register 200, a register generating part 300, a control circuit 400, an address control circuit 410 and a data control circuit 420.例文帳に追加

シリアルインターフェイス回路１００は、シフトレジスタ２００、レジスタ生成部３００、制御回路４００、アドレス制御回路４１０及びデータ制御回路４２０とを備える。 - 特許庁

To provide an external bus interface circuit that realizes parallel communication with an external integrated circuit while minimizing a circuit scale and maintaining access security of an integrated circuit.例文帳に追加

回路規模を最小限に抑え、集積回路内部へのアクセスセキュリティを守りながら、外部集積回路とのパラレル通信を実現する外部バスインターフェース回路を提供する。 - 特許庁

Data are fetched from the digital processing circuit 11 into the latch circuit 12 in a parallel manner and, further, the data are fetched from the latch circuit 12 into the input interface circuit 13 in a parallel manner.例文帳に追加

デジタル処理回路１１からラッチ回路１２にデータをパラレルに取り込み、さらに、ラッチ回路１２から入力インタフェース回路１３にデータをパラレルに取り込む。 - 特許庁

Multiple integrated circuit chip structure comprises an inter-chip interface circuit 360 configured to selectively connect an internal circuit of an integrated circuit so as to test an interface circuit 385, having an ESD protection circuit 387 and an input/output circuit 389, for communicating with an external test system during a test and a burn-in procedure.例文帳に追加

多重集積回路チップ構造は、テストおよびバーン・イン手順中に外部テスト・システムと通信するためのＥＳＤ保護回路３８７および入出力回路３８９を有するインターフェース回路３８５をテストするため集積回路の内部回路を選択的に接続するチップ間インターフェース回路３６０を有する。 - 特許庁

The multiple integrated circuit chip structure includes an ESD protection circuit 387 for communicating with an external test system during a test and a burn-in procedure, and an inter-chip interface circuit 360 configured to selectively connect an internal circuit of an integrated circuit so as to test an interface circuit 385 having an input/output circuit 389.例文帳に追加

多重集積回路チップ構造は、テストおよびバーン・イン手順中に外部テスト・システムと通信するためのＥＳＤ保護回路３８７および入出力回路３８９を有するインターフェース回路３８５をテストするため集積回路の内部回路を選択的に接続するチップ間インターフェース回路３６０を有する。 - 特許庁

The high-speed interface circuit block HB is arranged as the M-th (2≤M≤N-1) circuit block CBM among the circuit blocks CB1 to CBN.例文帳に追加

高速インターフェース回路ブロックＨＢは、回路ブロックＣＢ１〜ＣＢＮのうちの第Ｍ（２≦Ｍ≦Ｎ−１）の回路ブロックＣＢＭとして配置される。 - 特許庁

The processing circuit 40 includes an amplification circuit 41; an offset regulating circuit 42; a storage means 43; a correction means 44; and an external interface 45.例文帳に追加

前記処理回路４０は、増幅回路４１、オフセット調整回路４２、記憶手段４３、補正手段４４、および外部インタフェース４５を有する。 - 特許庁

A slave interface logic circuit 204 connected to the circuit 201 receives the data and sends them to the circuit 201.例文帳に追加

入出力バッファ論理回路に接続されたスレーブ・インタフェース論理回路は、データを受信し、そのデータを入出力バッファ論理回路に送信する。 - 特許庁