| 例文 |
interface logicの部分一致の例文一覧と使い方
該当件数 : 199件
The control logic consists of the CPU bus interface logic, interrupt control logic and internal control logic. 例文帳に追加
この制御ロジックは、CPUバスインタフェースロジック、割込み制御ロジックおよび内部制御ロジックからなっている。 - コンピューター用語辞典
INTERFACE METHOD OF LOGIC CIRCUIT, AND DEVICE PROVIDING THE INTERFACE例文帳に追加
論理回路のインターフェース方法およびインターフェースを備えた装置 - 特許庁
LOGIC INTERFACE CIRCUIT AND SEMICONDUCTOR MEMORY DEVICE例文帳に追加
ロジックインターフェース回路及び半導体メモリ装置 - 特許庁
The logic interface selection processor 3 checks whether or not each of the processor 4 on the logic interface 1 and the processor 5 on the logic interface 2 receives an ICMP echo via an access transmitter/receiver 6.例文帳に追加
そして、アクセス送信/受信部6を介して、論理インタフェース1処理部4と論理インタフェース2処理部5とのそれぞれがICMPエコーを受信したことを確認する。 - 特許庁
PROGRAMMABLE LOGIC DEVICE WITH HIGH SPEED SERIAL INTERFACE CIRCUITRY例文帳に追加
高速シリアルインタフェース回路を備えたプログラマブルロジックデバイス - 特許庁
MULTI DATA RATE IN SERIAL INTERFACE FOR PROGRAMMABLE LOGIC DEVICE例文帳に追加
プログラマブルロジックデバイスのシリアルインタフェースにおけるマルチデータレート - 特許庁
The wireless apparatus including a host logic, a network interface logic and an antenna is constructed.例文帳に追加
ホスト・ロジック、ネットワーク・インタフェース・ロジック、およびアンテナを含む無線機器を構築する。 - 特許庁
A control signal also communicates with the control interface logic.例文帳に追加
制御信号も制御インターフェース論理回路と通信する。 - 特許庁
MULTIPLE DATA RATE IN SERIAL INTERFACE FOR PROGRAMMABLE LOGIC DEVICE例文帳に追加
プログラマブルロジックデバイスのシリアルインタフェースにおけるマルチプルデータレート - 特許庁
A panel of measuring instrument is provided with an analog input interface and a logic input interface.例文帳に追加
測定機器のパネルにアナログ入力インタフェース及びロジック入力インタフェースを設ける。 - 特許庁
LOGIC INTERFACE SETTING METHOD, WIRELESS BASE STATION, AND COMMUNICATION MANAGEMENT DEVICE例文帳に追加
論理インタフェース設定方法、無線基地局、通信管理装置 - 特許庁
In one embodiment, an apparatus includes an interface, partitioning logic, first address translation logic, and second address translation logic.例文帳に追加
ある実施形態では、装置がインターフェース、パーティション分割論理、第一のアドレス変換論理および第二のアドレス変換論理を含む。 - 特許庁
A terminal 54 of the analog input interface receives analog signal, and eight terminals 560-567 of the logic input interface receive logic signal.例文帳に追加
アナログ入力インタフェースの端子54がアナログ信号を受け、ロジック入力インタフェースの8個の端子560〜567がロジック信号を受ける。 - 特許庁
A memory device includes a command decoder and control interface logic.例文帳に追加
メモリデバイスはコマンドデコーダと制御インターフェース論理回路を含んでいる。 - 特許庁
The output of the business logic interface can either be obtained from a cache or derived from the business logic interface.例文帳に追加
ビジネス・ロジック・インターフェースの出力は、キャッシュから取得するか、又は、ビジネス・ロジック・インターフェースから得るかのいずれかとすることができる。 - 特許庁
An apparatus includes an interface, a partition division logic 190, a first address translation logic 131 and a second address translation logic 132.例文帳に追加
装置がインターフェース、パーティション分割論理190、第一のアドレス変換論理131および第二のアドレス変換論理132を含む。 - 特許庁
To maintain a normal operation of logic for fast C&M (Control&Management) data in logic for a CPRI (Common Public Radio Interface) interface for interfacing a communication device compatible with a CPRI standard, and to restore the logic for the fast C&M data to a normal operation state even if the logic is temporarily stuck in an abnormal operation state.例文帳に追加
CPRI(Common Public Radio Interface)規格準拠の通信装置をインターフェースするCPRIインターフェース用論理内部のfast C&M(Control & Management)データ用論理の正常動作を維持し、また、仮に、異常な動作状態にスタックした場合であっても、正常な動作状態に復帰させる。 - 特許庁
In the case of the new TCP connection, a logic interface selection processor 3 makes a processor 4 on a logic interface 1 and a processor 5 on a logic interface 2 simultaneously transmit an ICMP request for each ISP communication session.例文帳に追加
新規のTCPコネクションである場合には、論理インタフェース選択処理部3は、論理インタフェース1処理部4および論理インタフェース2処理部5に、各ISP通信セッションに同時にICMPリクエストを送信させる。 - 特許庁
PROGRAMMABLE LOGIC DEVICE WITH UNIFIED CELL STRUCTURE INCLUDING SIGNAL INTERFACE BUMPS例文帳に追加
信号インターフェース・バンプを含む統合セル構造を有するプログラマブル・ロジック・デバイス - 特許庁
This memory card controller incorporates an interface logic part and a card information part of a connected card.例文帳に追加
接続するカードのインタフェースロジック部とカード情報部とを内蔵する。 - 特許庁
Next, we connect the logic we provided in the previous section to our user interface. 例文帳に追加
この項では、前の項で用意したロジックをユーザーインタフェースに接続します。 - NetBeans
The whole circuit is divided into a plurality of logic blocks, and each logic block is divided into a core logic block wherein an FF is set as an input/output cut end and an interface logic block on the periphery thereof.例文帳に追加
回路全体を複数の論理ブロックに分割し、各論理ブロックを、FFを入出力切り口としたコア論理ブロックとその周辺のインタフェイス論理ブロックに分割する。 - 特許庁
To provide apparatuses and methods for interface logic which is configurable to operatively couple cryptography support logic and cryptography providing logic.例文帳に追加
暗号サポートロジックと暗号提供ロジックを動作可能に結合するように構成可能なインタフェースロジックのための装置および方法を提供すること。 - 特許庁
After starting the processing in a logic block 1401, this graphical user interface device advances to a logic block 1403 and obtains the digital images or their group.例文帳に追加
論理ブロック1401で処理開始後、論理ブロック1403へ進み、ディジタル画像又はこれらのグループを得る。 - 特許庁
SINGLE LOGIC NETWORK INTERFACE FOR IMPROVED LOAD DISTRIBUTION AND FAILOVER FUNCTION例文帳に追加
改善された負荷分散及びフェイルオーバー機能のための単一論理ネットワークインタフェイス - 特許庁
The internal circuit 20 comprises a command user interface 21, a logic circuit 22, and a pad 23.例文帳に追加
内部回路20はコマンドユーザインタフェース21と、論理回路22と、パッド23とを含む。 - 特許庁
AWT designed and built the hardware for the DES Cracker, including the custom ASIC, logic boards, and interface adapters. 例文帳に追加
AWT は、カスタムASIC、ロジックボード、インターフェースアダプタなど、DESクラッカーのハードを設計・製作した。 - Electronic Frontier Foundation『DESのクラック:暗号研究と盗聴政策、チップ設計の秘密』
The integrated circuit may also include logic to multiplex flash memory device interface signals and parallel bus interface signals on the parallel bus interface.例文帳に追加
集積回路は、また、パラレルバスインターフェース上において、複数のフラッシュメモリデバイスインターフェース信号および複数のパラレルバスインターフェース信号を多重化するロジックを備える。 - 特許庁
An interface chip 3 having an interface circuit and a functional chip 4 having a logic circuit are stacked on an interface board 2, and they are molded by using a resin 5.例文帳に追加
インタフェース基盤2上に、インタフェース回路を有するインタフェースチップ3と論理回路を有する機能チップ4とをスタックして、樹脂5でモールドする。 - 特許庁
An interface region with a mirocell MC2 including a user logic is provided along a side SD3.例文帳に追加
ユーザロジックを含むマクロセルMC2とのインターフェース領域を辺SD3に沿って設ける。 - 特許庁
Finally, you need to hook the user interface to the business logic, exactly as done before.例文帳に追加
最後に、前と同じように、ユーザーインタフェースをビジネスロジックにフックする必要があります。 - NetBeans
A developer can develop business logic without disturbance by an interface specific to a vendor.例文帳に追加
開発者はベンダー独自のインターフェースに悩まされることなく業務ロジックを開発できる。 - 特許庁
The ciphering part ciphers the data from the interface port of the main board with a logic circuit and inputs them to the interface port of the recording medium drive.例文帳に追加
暗号化部はメインボードのインタフェイスポートからのデータを論理回路で暗号化して記録媒体ドライブのインタフェイスポートに入力する。 - 特許庁
The logic circuit is coupled to the data memory and provides a memory interface for outputting the pixel data.例文帳に追加
論理回路は、データメモリに接続され、画素データを送出するためのメモリインタフェースを提供する。 - 特許庁
To construct a single logic network interface provided with improved load distribution and failover functions.例文帳に追加
改善された負荷分散及びフェイルオーバー機能を備える単一論理ネットワークインタフェイスの構築。 - 特許庁
The turbine monitoring system includes a programmable logic control device 14 having an interface rack 16.例文帳に追加
タービン監視システムは、インタフェースラック(16)を有するプログラム可能論理制御装置(14)を含む。 - 特許庁
PROTOCOL-AGNOSTIC AUTOMATIC RATE NEGOTIATION FOR HIGH-SPEED SERIAL INTERFACE IN PROGRAMMABLE LOGIC DEVICE例文帳に追加
プログラマブルロジックデバイスにおける高速シリアルインターフェースのためのプロトコル非依存の自動レートネゴシエーション - 特許庁
HANDSHAKE PROTOCOL CONVERSION LOGIC CIRCUIT AND INPUT/ OUTPUT INTERFACE CIRCUIT FOR ASYNCHRONOUS LSI CHIP例文帳に追加
ハンドシェークプロトコル変換用論理回路および非同期式LSIチップ用入出力インターフェース回路 - 特許庁
To provide a data processor equipped with a slave interface mechanism for access control over one slave logic unit by master logic units.例文帳に追加
複数個のマスタ論理ユニットによる一個のスレーブ論理ユニットへのアクセス制御用スレーブインターフェイス機構を備えるデータ処理装置、を提供する。 - 特許庁
A microcontroller IC 100 is provided with a microcontroller core logic 102, an input/output port logic 106 suited to the storage of an output logic level, an interface logic 104 connected between the microcontroller core logic 102 and the input/output port logic 106, and a power switch 110 connected to the microcontroller core logic 102.例文帳に追加
マイクロコントローラ集積回路100は、マイクロコントローラコアロジック102と、出力ロジックレベルを格納することに適合した入出力ポートロジックと106と、マイクロコントローラコアロジック102と入出力ポートロジック106との間に接続されたインターフェースロジック104と、マイクロコントローラコアロジック102に接続されたパワースイッチ110とを含む。 - 特許庁
Also included is a programming interface for the bundle processing logic that is accessible from each of the locations and is operative for the bundle processing logic.例文帳に追加
当該複数地点の各々からアクセス可能であって、該束処理ロジックに対して動作可能な束処理ロジック用プログラム・インターフェースも具備される。 - 特許庁
The logic network layer 2 positions between the network adopter layer 3 and the graphical interface layer 1 and comprises a logic network controller 11 for logically expressing an entity of the network and controlling the logic network layer 2.例文帳に追加
論理ネットワーク層2は、ネットワークアダプタ層3とグラフィカルインタフェース層1の間に位置し、ネットワークのエンティティの論理表現と、論理ネットワーク層2を制御する論理ネットワークコントローラ11とを有する。 - 特許庁
METHOD FOR CONVERTING MEMORY ADDRESS OF DIFFERENT PROGRAMMABLE LOGIC CONTROLLER CONNECTED TO HUMAN-MACHINE INTERFACE例文帳に追加
ヒューマン−マシン・インタフェースに接続される、異なるプログラマブル・ロジック・コントローラのメモリ・アドレスを変換する方法 - 特許庁
To convert the interface of an LSI without having to newly add conversion logic on a substrate.例文帳に追加
基板上に変換ロジックを新たに追加せず、LSIのインターフェースを変換することを目的とする。 - 特許庁
To provide a data processing system having a synchronizing interface, a partitioning clock and an I/O logic controller structure.例文帳に追加
同期インタフェースと、区分化クロックおよびI/O論理コントローラ構造を有するデータ処理システムの提供。 - 特許庁
A DLL section generates a clock signal by a signal outputted from the interface logic circuit section.例文帳に追加
DLL部はインターフェースロジック回路部から出力される信号によってクロック信号を生成する。 - 特許庁
The data processing apparatus further comprises an interface cell between first and second voltage domains and bypass logic.例文帳に追加
データ処理装置は、第1および第2電圧領域間にインターフェイス・セルを備え、またバイパス・ロジックを備える。 - 特許庁
| 例文 |
| Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| © 2010, Oracle Corporation and/or its affiliates. Oracle and Java are registered trademarks of Oracle and/or its affiliates.Other names may be trademarks of their respective owners. |
| この対訳コーパスは独立行政法人情報通信研究機構の集積したものであり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
原題:”Cracking DES: Secrets of Encryption Research, Wiretap Politics, and Chip Design ” 邦題:『DESのクラック:暗号研究と盗聴政策、チップ設計の秘密』 | This work has been released into the public domain by the copyright holder. This applies worldwide. 日本語版の著作権保持者は ©1999 山形浩生<hiyori13@alum.mit.edu>である。この翻訳は、全体、部分を問わず、使用料の支払いなしに複製が認められる。 |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
