| 例文 |
interface logicの部分一致の例文一覧と使い方
該当件数 : 199件
Each of cards 13a to 13d is provided with a PCI bridge side interface processing group 13 out of interface logic between a PCI bridge 130 and a decoder 212, each client device 210 is provided with a decoder side interface processor 211 out of the interface logic, and the interface processing group 131 is connected to the interface-processing part 211 through cables 3a to 3p for executing communication.例文帳に追加
各カード13a〜13dは、PCIブリッジ130とデコーダ212との間のインターフェースロジックのうちのPCIブリッジ側のインターフェース処理群131を備え、各クライアント装置210は、前記インターフェースロジックのうちのデコーダ側のインターフェース処理部211を備え、インターフェース処理群131とインターフェース処理部211との間は、ケーブル3a〜3pによって通信接続される。 - 特許庁
The deciphering part deciphers the data from the interface port of the recording medium drive by hardware of a logic circuit and inputs them to the interface port of the main board.例文帳に追加
復号化部は記録媒体ドライブのインタフェイスポートからのデータを論理回路のハードウェアで復号化してメインボードのインタフェイスポートに入力する。 - 特許庁
In one embodiment, a processor comprises: a bidirectional interface; and output logic for asserting a first signal indicating internal high temperature on the bidirectional interface.例文帳に追加
一実施例において、プロセッサは双方向インタフェースと、前記双方向インタフェースで内部の高温を示す第1の信号をアサートする出力ロジックとを含む。 - 特許庁
To provide an interface conversion circuit which is adaptive to an ECL(emitter-coupled logic) circuit having a different source voltage.例文帳に追加
異なる電源電圧VSSのECL回路に対応することのできるインタフェース変換回路を提供する。 - 特許庁
LOW VOLTAGE DIFFERENTIAL SIGNAL INTERFACE INCORPORATED WITH PHASE LOCKED LOOP CIRCUIT USED IN A PROGRAMMABLE LOGIC DEVICE例文帳に追加
プログラム可能なロジックデバイス内で使用するための位相ロックループ回路を組み込む低電圧差動信号インタフェース - 特許庁
This debug circuit 1a is constructed of a functional block 10, a host interface logic 11, an application corresponding logic 12, a comparison circuit 13, a temporary register 14, a RAM 15, and a multiplexer 16.例文帳に追加
デバッグ回路1aは、機能ブロック10、ホストインタフェースロジック11、アプリケーション対応ロジック12、比較回路13、テンポラリレジスタ14、RAM15、マルチプレクサ16からなる。 - 特許庁
An emulation interface part transmits/receives data with the emulation logic circuit at the operation speed of the emulation logic circuit as a substitute for the device on the target circuit.例文帳に追加
また、エミュレーションインタフェース部は、上記ターゲット回路上のデバイスに代えて、上記エミュレーション論理回路の動作速度で該エミュレーション論理回路との間でデータを送受信する。 - 特許庁
To provide a computer system capable of changing a user interface and service processing logic separately.例文帳に追加
ユーザインターフェースの変更と業務処理ロジックの変更とを、それぞれ独立して行うことができるコンピュータシステムの提供。 - 特許庁
To apply a voltage change to each component of a data processing apparatus by the use of an interface cell and bypass logic.例文帳に追加
インターフェイス・セル、およびバイパス・ロジックによって、データ処理装置の個々の構成要素に対する電圧変更を行う。 - 特許庁
Only by changing the pattern of the interface 1200, the capacity of the memory being connected to the logic circuit 3000 can be easily changed, thus reducing the development period of a memory circuit/logic circuit integration system.例文帳に追加
インターフェース1200のパターン変更のみで、ロジック回路3000に接続するメモリの容量を容易に変更可能で、メモリ回路/ロジック回路集積システムの開発期間が短縮される。 - 特許庁
A programmable logic circuit interface 23 interprets the header part to specify the first circuit information, a programmable logic circuit 21 reconfigures the processing circuit to process the processing data.例文帳に追加
プログラマブル論理回路インタフェース23は、ヘッダ部を解釈して最初の回路情報を特定し、プログラマブル論理回路21に処理回路を再構成し、処理データの処理を行わせる。 - 特許庁
The operation state of logic for fast C&M data is estimated by monitoring the input/output situation of the fast C&M data, based on a transfer format of a CPRI from the outside of the logic for a CPRI interface.例文帳に追加
CPRIインターフェース用論理の外部からCPRIの転送フォーマットに基づいてfast C&Mデータの入出力状況を監視することにより、fast C&Mデータ用論理の動作状態を推定する。 - 特許庁
In the printer 5 provided with an expansion unit 11 for expanding data outputted from parallel port interface logic 12 and firmware 23 and 24 for expanding the data outputted from USB interface logic 22, a selector 25 capable of switching the data inputted to the expansion unit 11 to the output of the parallel port interface logic 12 and the output of the firmware 24 is provided.例文帳に追加
パラレルポートインタフェースロジック12から出力されるデータを伸張する伸張ユニット11と、USBインタフェースロジック22から出力されるデータを伸張するためのファームウェア23および24を備えたプリンタ5において、伸張ユニット11に入力されるデータをパラレルポートインタフェースロジック12の出力と、ファームウェア24の出力に切替できるセレクタ25を設ける。 - 特許庁
An in-circuit emulator 10 to verify the chip design divided into internal logic design and external interface design to communicate with the target system 12 by at least one interface protocol includes a processing engine 101 to process algorithm of the logic function by design of an internal logic and a pin signal generating part 102 to generate a plurality of pin signals by design of an external interface.例文帳に追加
内部ロジック設計と、少なくとも一つのインターフェースプロトコルによって目標システム12と通信するための外部インターフェース設計とに分かれるチップ設計を検証する回路内エミュレータ10は、内部ロジックの設計によってロジック関数のアルゴリズムを処理するプロセシングエンジン101と、外部インターフェースの設計によって複数のピン信号を生成するピン信号生成部102とを含む。 - 特許庁
A logic channel selector is inserted into an IC card interface control circuit and an IC card chip, thus the function of a logic channel can be realized by using this logic channel selector and an additional application inserted into the application in the IC card.例文帳に追加
本発明は、上記の問題を解決したものであり、ICカードインターフェイス制御回路とICカードチップ内に論理チャネルセレクタを挿入することにより、これとICカード内のアプリに挿入した追加アプリケーションとを用いて論理チャネルの機能を実現する。 - 特許庁
To provide a data transfer device which can cope with a plurality of specifications (connection system and handshake logic) in an input/output interface.例文帳に追加
入出力インターフェースの複数の仕様(接続方式,ハンドシェーク論理)に対応可能なデータ転送装置を提供すること。 - 特許庁
To provide techniques for implementing channel alignment for a data transmission interface in an HIP block on a programmable logic integrated circuit.例文帳に追加
プログラマブル・ロジック集積回路上のHIPブロックでデータ伝送インターフェースのチャネル・アライメントを実装する技法を提供する。 - 特許庁
Among the server function parts, data communication using the logic IP addresses is allowed via a common interface part 25.例文帳に追加
サーバ機能部間において、共通インターフェース部25を仲介して、論理IPアドレスを用いたデータ通信が可能とされている。 - 特許庁
In response to receiving a web service request, a web service controller calls a business logic interface associated with the request.例文帳に追加
ウェブ・サービス要求を受信したことに応答して、ウェブ・サービス・コントローラが、要求と関連するビジネス・ロジック・インターフェースを呼び出す。 - 特許庁
One or more external inputs, such as row and column address strobes, communicate with the command decoder through the control interface logic.例文帳に追加
1個以上の行と列のアドレスストローブのような外部入力は制御インターフェース論理回路を通じてコマンドデコーダと通信する。 - 特許庁
Graphical user interface (GUI) logic is used for making the selection and display of a specific directory, sub-directory, and file possible.例文帳に追加
特定のディレクトリー、サブディレクトリー、およびファイルの選択および表示を可能にするためのグラッフィカル・ユーザー・インターフェース(GUI)ロジック。 - 特許庁
The memory circuit 1000 is electrically connected to the logic circuit 3000 by an interface layer 1200 being provided over a plurality of chips.例文帳に追加
メモリ回路は、複数のチップに渡っての受けられたインターフェース層1200によって、ロジック回路との電気的接続をとる。 - 特許庁
A programmable logic circuit 2 is connected to the computer system, and an interface circuit or interface conversion circuit, a controller and the like are constituted in the inner part, whereby an optional kind of memory is made connectable.例文帳に追加
コンピュータシステムにプログラマブル論理回路2を接続し、内部にインターフェース回路やインターフェース変換回路、コントローラ等を構成することにより、任意の種類のメモリを接続可能とする。 - 特許庁
To achieve synchronous serial bus connection by providing a logic circuit part between a host side parallel bus interface and a device side serial bus interface, and omitting a controller interposed between those interfaces.例文帳に追加
ホスト側パラレルバスインターフェースとデバイス側シリアルバスインターフェースの間に論理回路部を設け、両者間に介在されるコントローラを省略して同期式シリアルバス接続を実現すること。 - 特許庁
The system also includes a program interface for bundle processing logic that can be accessed from the plurality of spots respectively and is operative to regulate some of the series of instructions to the bundle processing logic.例文帳に追加
当該複数地点の各々からアクセス可能であって、該束処理ロジックに対する一連の命令のうち一部分を規定するように動作可能な束処理ロジック用プログラム・インターフェースも具備される。 - 特許庁
To provide a system and a method for automatic failure testing of macro-interface having a logical block and a logic gate in a chip which uses an at-speed logic built in self test circuit inside the chip.例文帳に追加
チップの内部にあるアットスピードの論理BIST回路を用いた、論理ブロックおよびチップ内の論理ゲートを持つマクロのインタフェースの自動的な故障テストのためのシステムおよび方法を提供する。 - 特許庁
This user interface controller has software configuration constituted of a display part 10 and an application logic part 11 for interactively executing the operation of an image forming apparatus.例文帳に追加
画像形成装置の操作を対話的に行うために、表示部10とアプリケーションロジック部11とからなるソフトウェア構成を有する。 - 特許庁
An interface logic block 132 is connected to the microcontroller to communicate the predetermined parameter data value to the personal data assistant.例文帳に追加
予め決められたパラメータデータ値をパーソナルデータアシスタントへ連絡するために、インタフェース論理ブロック132がマイクロコントローラに接続される。 - 特許庁
The signal logic transforms capacitance measurement and actuation of the switch into a signal indicating an input function in a graphical user interface.例文帳に追加
信号ロジックは、キャパシタンスの測定値とスイッチの動作とを、グラフィカルユーザーインターフェース内で入力機能を示す信号へと変換する。 - 特許庁
The interface logic circuit 310 drives the configuration value on the bus 302 when a register 336 in the device 300 becomes active.例文帳に追加
インタフェース論理回路310は、装置300内のレジスタ336がアクティブになったとき、コンフィギュレーション値をバス302上にドライブする。 - 特許庁
To provide a method for converting memory addresses of different programmable logic controllers (PLC) connected to a human-machine interface (HMI).例文帳に追加
ヒューマン−マシン・インタフェース(HMI)に接続される、異なるプログラマブル・ロジック・コントローラのメモリ・アドレスを変換する方法を提供すること。 - 特許庁
To provide a data-processing apparatus in which a logic channel can communicate, without interruption even when one interface is cut off.例文帳に追加
一つのインターフェースが遮断されても論理チャネルが途絶えることなく通信を行うことが可能であるデータ処理装置を提供する。 - 特許庁
A necessary processing logic is added by specifying an interface element which should be corrected, and correcting the callback function (interface description data) of an interface element in order to execute an operation to local data by the Web application of a user.例文帳に追加
必要な処理ロジックは、ユーザのウェブ・アプリケーションによるローカルデータに対する操作を実行するため、修正する必要のあるインタフェース要素を特定し、インタフェース要素のコールバック機能(インタフェース記述データ)を修正することにより、追加される。 - 特許庁
With respect to the layout design of the wiring between the blocks and the interface logic block, an inter-block wiring design is first performed, a result thereof is fixed, and next, layout design of all the interface logic blocks is performed in a lump in consideration of inter-block wiring delay obtained from the fixed inter-block wiring design result.例文帳に追加
インタフェイス論理ブロックとブロック間配線のレイアウト設計については、まずブロック間配線設計を行い、その結果を固定し、次に、固定したブロック間配線設計結果から得られるブロック間配線遅延を考慮して、全てのインタフェイス論理ブロックのレイアウト設計を一括して行う。 - 特許庁
The controller device includes: a device interface logic for connecting a controller to a plurality of data storage devices such as a hard disk device and a CD-RW device; and a host interface logic for connecting the controller to a host or a host computer through a bus like a PCI bus.例文帳に追加
本発明のコントローラ装置は、コントローラを複数のデータ記憶装置、例えばハード・ディスク装置およびCD−RW装置に接続するための装置インタフェース論理と、コントローラをPCIバスのようなバスを介してホストまたはホスト・コンピュータに接続するためのホスト・インタフェース論理とを含む。 - 特許庁
The network interface 1 comprises a programmable logic part 11, a storage means 12 for storing configuration information including a program for constructing a network interface function, and a configuration means 13 which expands a desired program included in the configuration information from the storage means 12 to the programmable logic part 11 to construct the network interface function.例文帳に追加
ネットワークインタフェース1は、プログラム可能な論理部11と、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する記憶手段12と、コンフィグレーション情報に含まれる所望のプログラムを記憶手段12からプログラム可能な論理部11に展開し、ネットワークインタフェース機能を構築するコンフィグレーション手段13と、を備える。 - 特許庁
A slave interface logic circuit 204 connected to the circuit 201 receives the data and sends them to the circuit 201.例文帳に追加
入出力バッファ論理回路に接続されたスレーブ・インタフェース論理回路は、データを受信し、そのデータを入出力バッファ論理回路に送信する。 - 特許庁
Further, the monitor logic is operatively coupled to an application interface so as to display advertised services corresponding to the selected service category.例文帳に追加
監視ロジックはさらに、アプリケーションインタフェースに動作可能に連結されて、選択されたサービスカテゴリに対応している広告されたサービスを表示する。 - 特許庁
This serial interface for the programmable logic device can work according to various communication protocols and includes a receiver part (350) and a transmitter part (370).例文帳に追加
プログラマブルロジックデバイス用のシリアルインタフェースは、種々の通信プロトコルに従って動作し得、受信器部(350)と送信器部(370)とを含む。 - 特許庁
USER INTERFACE FOR SELECTING SAMPLING PARAMETER OF LOGIC ANALYZER TO WHICH DATA RECEIVER BELONG TO GROUP HAVING THRESHOLD VALUE COMMON IN CHANNEL IN GROUP例文帳に追加
グループ内のチャネルに共通のしきい値を有する該グループにデータ受信機が属するロジックアナライザのサンプリングパラメータを選択するためのユーザインターフェース - 特許庁
The configuration value is driven on the bus 302 by an interface logic circuit 310 in the device 300 and taken out from the above bus 302.例文帳に追加
コンフィギュレーション値は、装置300内のインタフェース論理回路310によってバス302上にドライブされ、上記バス302から取り出される。 - 特許庁
The network system therefor is further provided with a program interface for the bundle processing logic that is accessible from each of the plurality of remote sites and is further operable to specify at least a part of the series of instructions with respect to the bundle processing logic.例文帳に追加
当該複数地点の各々からアクセス可能であって、該束処理ロジックに対する一連の命令のうち少なくとも一部分を規定するように動作可能な束処理ロジック用プログラム・インターフェースも具備される。 - 特許庁
Also included is a programming interface for the bundle processing logic that is accessible from each of the locations and is operative to define at least part of the set of instructions for the bundle processing logic.例文帳に追加
当該複数地点の各々からアクセス可能であって、該束処理ロジックに対する一連の命令のうち少なくとも一部分を規定するように動作可能な束処理ロジック用プログラム・インターフェースも具備される。 - 特許庁
An IMS call control node receives a call message from a CSCF through a first interface for a call session, and determines whether to execute Application Server (AS) logic or gateway logic responsive to the call message.例文帳に追加
IMSコール制御ノードは、コール・セッションの間にCSCFから第1のインターフェイスを経由してコール・メッセージを受信し、コール・メッセージに応答してアプリケーション・サーバーロジックを実行するかゲートウェイ・ロジックを実行するかを決定する。 - 特許庁
Also there is provided a program interface for bundle processing logic which can be accessed from the plurality of respective points and operates to prescribe at least some of the series of instructions to the bundle processing logic.例文帳に追加
当該複数地点の各々からアクセス可能であって、該束処理ロジックに対する一連の命令のうち少なくとも一部分を規定するように動作可能な束処理ロジック用プログラム・インターフェースも具備される。 - 特許庁
The circuit operation simulation device receives a pattern of a transfer unit from a regulated interface, and gives it to the logic circuit of verification object at a regulated signal time.例文帳に追加
回路動作摸擬装置は規定のインターフェースにより転送単位のパターンを受け取り、検証対象論理回路へ規定の信号タイミングにより与える。 - 特許庁
To provide a method, apparatus and program for changing an operating frequency for a system core logic used to interface to memory in a multi-processor data processing system.例文帳に追加
マルチプロセッサ・データ処理システム内のメモリへのインターフェイスに使用するシステム・コア・ロジックの動作周波数を変更する方法、装置、およびプログラムを提供すること。 - 特許庁
When the logic difference further shows the presence of sufficient data packets in the buffer memory, the interface control unit 12 executes burst reading operation to the buffer memory.例文帳に追加
バッファメモリに十分なデータパケットがあることを該論理差がさらに示している場合、該ユニット12はバースト読み取り動作をバッファメモリに実行する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| © 2010, Oracle Corporation and/or its affiliates. Oracle and Java are registered trademarks of Oracle and/or its affiliates.Other names may be trademarks of their respective owners. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|