「interface logic」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide the early initialization of transmission of data in a network interface that includes a dedicated transmit buffer in a system which includes logic for transferring frames of data composed by a host computer into the transmit buffer.例文帳に追加

専用の伝送バッファを有するネットワーク・インタフェースのデータ伝送の早期の初期化を伝送バッファヘホスト・コンピュータによって構成されたデータのフレームを転送するためのロジックを含むシステムにおいて提供する。 - 特許庁

To set the direction of transistors in an interface cell to be the same as that of transistors in a core logic circuit region even if the interface cell, such as, an I/O buffer is arranged on one of the left side, the right side, the upper side and lower side of an LSI chip, in a semiconductor device of LSI and the like.例文帳に追加

ＬＳＩ等の半導体装置において、Ｉ／Ｏバッファ等のインターフェースセルを、ＬＳＩチップの左辺側、右辺側、上辺側、および下辺側のいずれの側に配置しても、インターフェースセル内のトランジスタの方向と、コアとなる論理回路領域内のトランジスタの方向とが、同じ方向になるようにする。 - 特許庁

The high speed logic circuit 2 includes a parallel/serial conversion circuit 3, a first parallel interface 4 for interfacing an external circuit with the parallel/serial conversion circuit 3, a sampling clock generation circuit 7, a serial/parallel conversion circuit 5, and a second parallel interface 6 for interfacing the serial/parallel conversion circuit 5 with the external circuit.例文帳に追加

高速ロジック回路２は、パラレル／シリアル変換回路３と、外部回路とパラレル／シリアル変換回路３との間のインターフェースとなる第１のパラレルインターフェース４と、サンプリングクロック生成回路７と、シリアル／パラレル変換回路５と、シリアル／パラレル変換回路５と外部回路との間のインターフェースとなる第２のパラレルインターフェース６を含む。 - 特許庁

The programmable logic control device 20 includes a first driver module 42 associated with a physical interface 50 that controls data transfer through the network 100 and a second driver module 41 that controls data exchange with the database device 60 so that the programmable logic control device 20 can directly exchange data with the database system 60.例文帳に追加

プログラマブル・ロジック・コントロール・デバイス２０がデータベース・システム６０と直接にデータを交換できるようにするために、プログラマブル・ロジック・コントロール・デバイス２０は、ネットワーク１００を介するデータ伝送を制御する物理インターフェイス５０に関連する第1ドライバ・モジュール４２と、データベース・デバイス６０とのデータ交換を制御する第2ドライバ・モジュール４１とを有する。 - 特許庁

The data interface particularly enables collection of data transferred from each end of the link via the link, provides link management and control information, encodes error protection, and provides logic for processing data via the communication channel.例文帳に追加

データインタフェースは、特に、リンクの各終端からリンクを介して転送されるデータの収集を可能にし、リンク管理および制御情報を提供し、誤り保護を符号化し、通信チャネルを介してデータを処理するロジックを提供する。 - 特許庁

To provide an information processing apparatus, a plug-in interaction method and a plug-in interaction program, for maintaining independence between a logic part and a UI (User Interface) part of each plug-in, and allowing an interacting operation between the plug-ins, and to provide a recording medium recording the program.例文帳に追加

プラグインが有するＵＩ部とロジック部との独立性を保ち、プラグイン間の連携動作が可能な情報処理装置、プラグイン連携方法、プラグイン連携プログラム、及びそのプログラムを記録した記録媒体を提供する。 - 特許庁

To avoid the excessively large or small formation of timing limitation of high order hierarchy caused by inconsistency of interface specifications of timing limitation between respective low order hierarchies at the time of diverting low order hierarchical circuits to hierarchically design a logic circuit.例文帳に追加

下位階層回路を流用して論理回路を階層設計する際に、各下位階層間のタイミング制約のインターフェイス仕様の不整合によって、上位階層のタイミング制約が過剰又は過小に作成されることを回避する。 - 特許庁

The programmable logic control device 20 includes a first driver module 42 related to a physical interface 50 which controls data transmission through a network 10, and a second driver module 41 which controls data exchange with a database device 60.例文帳に追加

プログラマブル・ロジック・コントロール・デバイス２０は、ネットワーク１０を介するデータ伝送を制御する物理インターフェース５０に関連する第１ドライバ・モジュール４２と、データベース・デバイス６０とのデータ交換を制御する第２ドライバ・モジュール４１とを有する。 - 特許庁

To solve the problem that it is impossible to secure end-to-end communication quality to server implementation expected by a client logic when a client calls a server on a distributed environment by using IDL(Interface Definition Language).例文帳に追加

ＩＤＬ（Ｉｎｔｅｒｆａｃｅ Ｄｅｆｉｎｉｔｉｏｎ Ｌａｎｇｕａｇｅ）を用いてクライアントが分散環境上のサーバを呼び出す際に、クライアントロジックが期待するサーバインプリメンテーションまでのエンドツーエンド間の通信品質を保証できないという問題を解決する。 - 特許庁

The logic unit BSL is connected to a microprocessor MP through a proper bus B1 and to process data, specially, a process-input part signal and a process-output part signal through the other bus B2 forming a process data interface.例文帳に追加

各レジスタが位置不変の相対識別情報を用いて複合系内にて論理ユニット（ＢＳＬ）の位置に左右されずに読み込み可能及び読み出し可能となるように、前記レジスタが、入力部及び出力部と接続されていること。 - 特許庁

At the time of expanding the data outputted from the USB interface logic 22, when there are advantages in terms of a processing speed or the like at the time of using the expansion unit 11, the selector 25 is switched and the expansion unit 11 is made usable.例文帳に追加

ＵＳＢインタフェースロジック２２から出力されるデータを伸張する際に、伸張ユニット１１を用いた方が処理速度などの面にデメリットがあるときは、セレクタ２５を切り替えて伸張ユニット１１が使用できるようにする。 - 特許庁

A network interface controller includes logic (36) for initiating transmission of the frame when the threshold determination indicates that a majority of the frame is resident in the transmit buffer, and prior to transfer of all of the data of the frame buffer (34) into the transmit buffer.例文帳に追加

スレッショールド判定は、フレームの大部分が伝送バッファに残っていることを示すとき、及び伝送バッファヘフレーム(34)の全データを転送する前に、ネットワーク・インタフェース・コントローラはフレームの伝送を開始するためのロジック(36)を有している。 - 特許庁

To provide a computer readable medium containing instructions to execute a method for an intermediary, such as a controller, to interact between the interface of an older application and a newly programmed UI in order to take advantage of existing transactional logic while still allowing a user to interface with a new UI; a system; and a method.例文帳に追加

ユーザが新しいＵＩと相互作用することを可能にしながら既存のトランザクショナルロジックを利用するためにより古いアプリケーションのインターフェイスと新たにプログラムされたＵＩとの間を相互作用するために、コントローラなどのインターミディアリの方法を実行する命令を含んだコンピュータ読取可能記憶、システム及び方法を提供する。 - 特許庁

A PCI card bus bridge (PCIC) 10a for personal computer(PC) (information equipment) is provided with a PCI bus interface block 11, first and second two card interface blocks 12 and 13 based on the PCMCIA standard and a conversion logic 14 for converting the data of a small-sized memory card specification to a PC card specification or vice versa.例文帳に追加

パーソナルコンピュータ（情報機器）用のＰＣＩＣ（ＰＣＩカードバスブリッジ）１０ａには、ＰＣＩバスインターフェースブロツク１１と、それぞれＰＣＭＣＩＡ規格に準拠した第１及び第２の２つのカードインターフェースブロック１２、１３と、小型メモリカード仕様のデータをＰＣカード仕様に変換し又は逆に変換する変換ロジック１４とが設けられている。 - 特許庁

The IC card comprises a processor, a contact pad part connected to a host via a plurality of contact pads, a host interface identification part configured to have at least one pull-up resistor and at least one pull-down resistor for selectively connecting them to the contact pad part to identify a host interface condition, and a logic configured to use a plurality of interface protocols.例文帳に追加

ＩＣカードは、プロセッサと、複数の接触パッドを介してホストに接続する接触パッド部と、少なくとも１つのプルアップ抵抗及び少なくとも１つのプルダウン抵抗を有し、ホストのインタフェース状態を識別するため少なくとも１つのプルアップ抵抗及び少なくとも１つのプルダウン抵抗を接触パッド部に選択的に連結するように構成したホストのインタフェース識別部と、複数のインタフェースプロトコルを使用するように構成されたロジックとを含む。 - 特許庁

A lower series/parallel shift section is connected between a lower memory bank section and the input/output block section, and an interface logic circuit section generates a signal for selecting the upper or the lower memory bank section by an externally received write-in or read-out instruction.例文帳に追加

下部直／並列シフト部は下部メモリーバンク部と入／出力ブロック部の間に接続され、インターフェースロジック回路部は外部から受信された読み取り又は書き込み命令により上部又は下部メモリーバンク部を選択するための信号を発生する。 - 特許庁

A high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30 including at least a serial/parallel conversion circuit 40; a self-running clock generation circuit 70, a clock detection circuit 80, and an output mask circuit 90.例文帳に追加

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０、出力マスク回路９０を含む。 - 特許庁

A resistor 2 is inserted between the output terminal of the operational amplifier 6 and a feedback resistor 3, one end of a resistor 1 is connected to both the resistors 3, 2, and the other end of the resistor 1 is connected to the interface voltage VH of a logic circuit.例文帳に追加

抵抗２を演算増幅器６の出力端子と帰還抵抗３との間に挿入し、抵抗１の一端を帰還抵抗３と抵抗２に接続すると共に抵抗１のもう一方の端を論理回路のインタフェース電圧ＶＨに接続する。 - 特許庁

A system includes logic such as hardware and/or code to implement user interface for traversal of long sorted lists, via audible mapping of the lists, using sensor based gesture recognition, audio and tactile feedback and button selection while on the movement.例文帳に追加

システムは、移動中にセンサ型身振り認知、オーディオ及び触覚フィードバック、並びにボタン選択を使用して、リストの可聴マッピングを介して、長いソートされたリストを探査するユーザインタフェースを実装するハードウェア及び／又はコードのようなロジックを有してもよい。 - 特許庁

To improve a reutilization property of an operation description by making the same operation description usable when an operation algorithm is the same even when an external input/output interface is different in a high order synthesis method for designing and synthesizing a logic circuit from the operation description.例文帳に追加

動作記述から論理回路を設計合成する高位合成法において、外部の入出力インターフェースが異なったとしても、動作アルゴリズムが同一であれば同一の動作記述を使用可能とし、動作記述の再利用性を向上させる。 - 特許庁

An acceleration sensor 25 detects acceleration generated by an operation in which the user brings the non-contact communication ID card 10 close to an R/W or the like, converts the acceleration into information indicating the direction of the acceleration, and outputs the information to a logic part 30 through an input-output interface 26.例文帳に追加

加速度センサ２５は、ユーザが非接触通信ＩＣカード１０をR/Wに近づけるなどの動作によって生じた加速度を検出してその方向を示す情報に変換し、入出力インタフェース２６を介してロジック部３０に出力する。 - 特許庁

To provide a plant operation support device equipped with an interface capable of briefly describing only by performing component wiring the same as a conventional flow chart form or a logic chart form without depending on an external function for complicated arithmetic processing or matrix operation.例文帳に追加

複雑な演算処理や行列演算を外部機能に依存することなく、従来のフローチャート形式・ロジックチャート形式と同じ部品配線を行うだけで簡単に記述できるインターフェースを備えるプラント運転支援装置を実現する。 - 特許庁

The high-speed serial interface circuit includes a data receiver circuit 10, a clock receiver circuit 20, a logic circuit block 30, having at least a serial/parallel conversion circuit 40, a free-running clock generating circuit 70, a clock-detecting circuit 80, and an output mask circuit 90.例文帳に追加

高速シリアルインターフェース回路は、データレシーバ回路１０、クロックレシーバ回路２０、シリアル／パラレル変換回路４０を少なくとも有するロジック回路ブロック３０、自走クロック生成回路７０、クロック検出回路８０、出力マスク回路９０を含む。 - 特許庁

An apparatus that operates to provide a notification system comprises: a notification interface configured to obtain notification information; processing logic configured to generate a notification message comprising selected notification information, where the notification message is generated to produce a response based on the response factor; and broadcast logic configured to broadcast the notification message.例文帳に追加

通知システムを提供するように動作する装置は、通知情報を取得するように構成された通知インターフェースと、選択された通知情報を備える通知メッセージを生成するように構成された処理ロジックと（なお、通知メッセージは、応答係数に基づいて応答を作成するために生成される）、通知メッセージをブロードキャストするように構成されたブロードキャストロジックと、を含む。 - 特許庁

The digital camera includes (a) a storage device to store a digital picture; (b) a logic device to process the digital picture; and (c) a user interface to execute an operation to the logic device, by suggestion of the user related to an operation selection option to delete the digital picture from the storage device, and an operation selection option to re-compress the digital picture.例文帳に追加

ａ）デジタル写真を保持する記憶機構と、ｂ）デジタル写真を処理する論理機構と、ｃ）前記記憶機構からデジタル写真を削除する操作選択肢と、デジタル写真を再圧縮する操作選択肢とを関連づける、前記論理機構にユーザが指示して操作を実行するためのユーザ・インタフェースとを含んでなるデジタル・カメラとこれを用いてユーザと対話する方法とを提供する。 - 特許庁

In the artificial intelligence system for the superfamily classification of protein for the classification of the protein family, an initial stage of the classification is performed and processing speed is improved by utilizing the fuzzy interface logic in the neutral network and utilizing a content addressable memory.例文帳に追加

本発明のタンパク質上科分類用人工知能システムは、ファジィ・インターフェイス理論をニューラル・ネットワークに利用し、プロテイン・ファミリー分類用の人工知能に関するもので、コンテント・アドレッサブル・メモリを利用して、分類の初期段階を行い、処理速度を改善する。 - 特許庁

The interface cell is operable to receive a signal issued by the first component and destined for the second component, and has level shifting logic operable to convert the signal issued by the first component into a corresponding signal to be propagated to the second component.例文帳に追加

インターフェイス・セルは、第１構成要素によって送出されて第２構成要素に向かう信号を受け取るよう動作し、また第１構成要素によって送出された信号を第２構成要素に伝えられる対応信号に変換するレベル・シフト・ロジックを有する。 - 特許庁

To provide a logic signal transmission interface identification circuit that can easily identify a broken line state of signal lines between devices and detect a connection state of a connector and mounted/unmounted state of devices without addition of a signal line.例文帳に追加

装置間の信号線の断線状態も容易に識別するこができ、コネクタの接続状態や装置の実装／未実装を信号線を更に追加することなく検出することができるロジック信号伝送インタフェースの識別回路を提供することにある。 - 特許庁

In the semiconductor device having a non-volatile memory 11 and an interface 12 transmitting data to/from the non-volatile memory, the interface has a security logic portion 20 for controlling a security level of data written in the non-volatile memory according to a plurality of security codes which have been previously set and a lock code written in a specific area LCA of the non-volatile memory.例文帳に追加

不揮発性メモリ１１と、該不揮発性メモリに対するデータの受け渡しを行うインターフェイス１２と、を有する半導体装置であって、前記インターフェイスは、予め設定された複数のセキュリティーコードおよび前記不揮発性メモリの特定エリアＬＣＡに書き込まれたロックコードに従って、前記不揮発性メモリに書き込まれたデータのセキュリティーレベルを制御するセキュリティー論理部２０を有する。 - 特許庁

The LSI circuit 1 is constituted by forming a processor 2 for performing main control, a memory 3 for executing the processor, a logic circuit 6 for forming the timing gate of the processor 2, a controller 4 for performing interface control with the outside, and a digital signal processor for performing servo control of the optical head on one chip.例文帳に追加

このＬＳＩ回路１は、主制御を行うプロセッサ２と、プロセッサの実行のためのメモリ３と、プロセッサ２のタイミングゲートを作成するロジック回路６と、外部とのインターフェース制御を行うコントローラ４と、光学ヘッドをサーボ制御するデジタルシグナルプロセッサとをワンチップ上に形成したものである。 - 特許庁

The communication facility having optical fiber high definition digital audio-video data interface(HDMI/DVI/UDI) is disclosed, in which optical fiber is utilized as the physical connection for the logical channels of the communication facility, and is used to carry images, voices and auxiliary data of the logic channels.例文帳に追加

光ファイバー方式の高画質デジタル映像・音声資料インターフェース（ＨＤＭＩ／ＤＶＩ／ＵＤＩ）を有する通信設備であり、光ファイバーを利用して通信設備のロジックチャンネル（ｌｏｇｉｃａｌ ｃｈａｎｎｅｌ）の実際接続回線とし、ロジックチャンネルの映像、音声及び補助資料等の伝送に使用される。 - 特許庁

For each entity class the IDE also created JSF converter and controller classes in the hibernatesample.jsf package.Each JSF converter class implements the javax.faces.convert.Converter interface defined by JavaServer Faces and performs the work of converting instances of the corresponding entity class to String objects and vice versa.The IDE generated three utility classes in the hibernatesample.jsf.util package containing the general JSF logic used by the JSF controllers.例文帳に追加

各 JSF コンバータクラスは、JavaServer Faces で定義されている javax.faces.convert.Converter インタフェースを実装し、対応するエンティティークラスのインスタンスと文字列型のオブジェクトの間の変換を行います。 hibernatesample.jsf.util パッケージ内には、JSF コントローラによって使用される汎用の JSF ロジックを含む 3 つのユーティリティークラスが生成されます。 - NetBeans

This pulse inputting device connected to a host side controller for inputting an external pulse signal is provided with a switching/holding means for switching or holding the setting of a threshold being the interface condition of the input pulse signal or the setting of a voltage or no-voltage input or the like, and a circuit setting means for setting an interface circuit according to a logic signal from the host side controller.例文帳に追加

ホストとなる制御装置と接続され、外部パルス信号を入力するパルス入力装置において、入力パルス信号のインターフェース条件となるスレッシュホールドの設定や有電圧または無電圧入力の設定等を切替え或いは保持する切替え保持手段と、ホスト側の制御装置からのロジック信号によりインターフェース回路の設定が出来る回路設定手段とを備えている。 - 特許庁

Transactions of a prescribed unit to be executed by the system are distinguished by sorts such as external input EI, external output EO and external inquiry EQ and entities are distinguished by sorts such as internal logic file ILF and external interface file EIF by using keywords and entity names used for the description of a use case 101.例文帳に追加

ユースケース１０１の記述中に使用されたキーワード及びエンティティ名を利用して、システムが行う所定単位のトランザクションを、外部入力ＥＩ、外部出力ＥＯ、外部照会ＥＱといった分類に識別し、また、エンティティを、内部論理ファイルＩＬＦ、外部インタフェースファイルＥＩＦといった分類に識別する。 - 特許庁

While normalization of property information necessary for generation of the business application is carried out, a common interface is defined so that I/O areas of all items on a screen are treated equally from the program, the normalized property information is registered with a database 31, and a business logic is described in a stored procedure in the database.例文帳に追加

業務アプリケーションの生成に必要なプロパティ情報を正規化すると共に、画面上の各項目の入出力エリアをプログラム上から同等に扱えるように共通のインタフェースを定義し、正規化したプロパティ情報をデータベース３１に登録し、業務ロジックをデータベースのストアドプロシージャに記述する。 - 特許庁

At this time, the interface device 41 is composed of a PLD whose logic circuit is rewritable, so the switching timing of a pulse signal controlling the RF module 1 can be adjusted with high resolution and signal lines for serial signals can be changed to widen the application range of the RF module 1.例文帳に追加

このとき、インターフェース装置４１はその論理回路が書換え可能なＰＬＤによって構成したから、ＲＦモジュール１を制御するパルス信号の切換タイミングを高分解能で調整できると共に、シリアル信号の信号線を変更することができ、ＲＦモジュール１の適用範囲を広げることができる。 - 特許庁

In optical interface units A and B, serial communication function parts A4 and B4 convert electric signals in optical modules A1 and B1 to optical signals, control on/off for output of transmitter optical signals which are to be transmitted to an opposite device, and serially transmit binary on/off logic signals of output of the optical signals to the opposite device.例文帳に追加

光インタフェースユニットＡ，Ｂにおいて、シリアル通信機能部Ａ４，Ｂ４は、光モジュールＡ１，Ｂ１内の電気信号を光信号に変換して対向装置へ送信するトランスミッタの光信号の出力のオン／オフを制御して、該光信号の出力オン／オフの２値論理信号を対向装置にシリアルに送信する。 - 特許庁

This system has a processing device 200 constituted to control an operation of an image capture appliance 102, a memory 202 including a logic constituted to receive software for aiding communication between the appliance 102 and a device from a software source, and a network interface device 208 for allowing communication of the appliance 102 with a software source.例文帳に追加

アプライアンス１０２の動作を制御するように構成された処理装置２００と、アプライアンス１０２とデバイスとの間の通信を助けるソフトウェアをソフトウェアソースから受信するように構成されるロジックを含むメモリ２０２と、アプライアンス１０２がソフトウェアソースと通信するためのネットワークインタフェース装置２０８とを備える。 - 特許庁

The programmable logic controller is provided with the digital interface 27 transmitting/receiving a digital signal in accordance with a protocol in which a first identifier identifying the type of a device and a second identifier showing a region storing data on the device are previously specified at every device.例文帳に追加

本発明にかかるプログラマブルロジックコントローラは、機器の種別を識別する第１識別子と該機器に関するデータを格納する領域を示す第２識別子とが機器ごとに少なくとも予め規定されているプロトコルに従ってディジタル信号を送受信するディジタルインターフェース２７を備えて構成される。 - 特許庁

A peripheral device interface 116 is prepared from the device driver and check program for controlling behavior models 110-112 of any peripheral device, and thereby the device driver and check program capable of operating on the actual chip can undergo a logic verification using the behavior models 110-112 of the peripheral device.例文帳に追加

デバイスドライバおよびチェックプロから、周辺デバイスのビヘイビュアモデル１１０〜１１２を制御するため周辺デバイスインターフェース１１６を用意することにより、実チップ上で動作可能な該デバイスドライバおよび該チェックプロが、該周辺デバイスのビヘイビュアモデル１１０〜１１２を用いて論理検証できることを特徴とするシステムＬＳＩの論理検証方式。 - 特許庁

To provide a dealing system 100 which has a Boltzmann model calculation engine 103 applying the nuclear reactor logic to an financial field and can flexibly supply the logical prices and risk indexes which are significant to the dealers or traders via an interactive screen interface 105 of a computer system on an option market that is adaptive to large price fluctuation of the original assets as that the inactive transactions.例文帳に追加

原資産の大きな価格変動に適応し、取引が活発でない類のオプションマーケットにおいて、原子炉理論を金融分野に応用したボルツマンモデル計算エンジン103を備え、ディーラーやトレーダーにとって有意な理論価格及びリスク指標を、コンピュータシステムのインターラクティブな画面インタフェース105を通じて、柔軟に提供することができるディーリングシステム100を実現する。 - 特許庁

A method for determining a data rate in a serial interface channel for a programmable logic device operating at a clock rate includes; monitoring the channel for occurrence of a single bit transition, and concluding that the data rate is virtually a multiple of the clock rate based on detection of a plurality of single bit transitions in a predefined duration.例文帳に追加

クロックレートにおいて動作しているプログラマブルロジックデバイスのシリアルインターフェースチャネルにおけるデータレートを決定するための方法であって、この方法は、単一ビット遷移の発生について、チャネルをモニタすることと、所定の継続時間における複数個の単一ビット遷移の検出に基づいて、データレートは実質的にクロックレートの倍数であると結論付けることとを包含する、方法。 - 特許庁

The logic device controls the measurement request device; the measurement request device requests a common measurement to another wireless network controller (RNC) using a global procedure module which complies with wireless network sublayer application part (RNSAP) procedure via a radio network controller interface (IUR); and the measurement request device also requests a user measurement to a serving wireless network controller (SRNC) via the IUR, by using the RNSAP procedure.例文帳に追加

ロジック装置は、測定要求デバイスを制御し、測定要求デバイスは、無線ネットワークコントローラインターフェース（ＩＵＲ）を介して無線ネットワークサブレイヤアプリケーションパート（ＲＮＳＡＰ）手順のグローバルプロシージャモジュールを使用して、他の無線ネットワークコントローラ（ＲＮＣ）に共通測定を要求し、また、ＩＵＲを介してＲＮＳＡＰ手順を使用して、サービング無線ネットワークコントローラ（ＳＲＮＣ）にユーザ測定を要求する。 - 特許庁

The logic device controls the measurement request device, and the measurement request device requests a common measurement to other radio network controller (RNC) using a global procedure module of a radio network sub-layer application part (RNSAP) procedure via a radio network controller interface (IUR), and requests a user measurement to a serving radio network controller (SRNC) using the RNSAP procedure via the IUR.例文帳に追加

ロジック装置は、測定要求デバイスを制御し、測定要求デバイスは、無線ネットワークコントローラインターフェース（ＩＵＲ）を介して無線ネットワークサブレイヤアプリケーションパート（ＲＮＳＡＰ）手順のグローバルプロシージャモジュールを使用して、他の無線ネットワークコントローラ（ＲＮＣ）に共通測定を要求し、また、ＩＵＲを介してＲＮＳＡＰ手順を使用して、サービング無線ネットワークコントローラ（ＳＲＮＣ）にユーザ測定を要求する。 - 特許庁