| 例文 |
logical mapの部分一致の例文一覧と使い方
該当件数 : 32件
Element map[i] defines the logical button number for the physical button i+1.例文帳に追加
要素 map[i] は物理的なボタン i+1 に対する論理的なボタン番号を定義する。 - XFree86
VISUALIZATION OF RELATIONSHIPS BETWEEN TRANSACTION TRACE GRAPH AND MAP OF LOGICAL SUBSYSTEMS例文帳に追加
トランザクショントレースグラフと論理的サブシステムのマップとの関係の可視化 - 特許庁
VISUALIZING TRANSACTION TRACES AS FLOWS THROUGH MAP OF LOGICAL SUBSYSTEMS例文帳に追加
論理的なサブシステムのマップを介してのフローによるトランザクショントレースの可視化 - 特許庁
In a memory device 12, a logical address map shape is configured to be changeable.例文帳に追加
メモリデバイス12は論理アドレスマップ形状が変更可能に構成されている。 - 特許庁
When a logical viewer window or a physical viewer window is started from a main viewer window, data of this obtaining range being larger than a display range of the logical map and a physical map is obtained.例文帳に追加
メインビューア・ウインドウからロジカルビューア・ウインドウあるいはフィジカルビューア・ウインドウが起動されるときに、ロジカルマップやフィジカルマップの表示範囲よりも大きなこの取得範囲のデータが取得される。 - 特許庁
If it succeeds, the X server generates a MappingNotify event, and XSetPointerMapping returns MappingSuccess.Element map[i] defines the logical button number for the physical buttoni+1.例文帳に追加
成功した場合には X サーバはMappingNotifyイベントを生成し、XSetPointerMappingはMappingSuccessを返す。 要素 map[i] は物理ボタン i+1 に対する論理的なボタン番号を定義する。 - XFree86
A CPU 11 controls the logical address map shape of the memory device 12 in accordance with an access mode.例文帳に追加
CPU11は、アクセス形態に応じてメモリデバイス12の論理アドレスマップ形状を制御する。 - 特許庁
SYSTEM, COMMUNICATION UNIT, EQUIPMENT METHOD FOR GENERATING LOGICAL MAP INFORMATION AND TOOL DEVICE例文帳に追加
システム並びに通信ユニット及び機器並びに論理マップ情報の生成方法及びツール装置 - 特許庁
A bit map processing part 105 converts them into data of bit map form and a bit map comparison part 106 finds an exclusive logical sum to the converted data to perform comparison.例文帳に追加
ビットマップ化処理部105によってこれらをビットマップ形式のデータに変換し、変換後のデータに対してビットマップ比較部106で排他的論理和を求めて比較処理を行う。 - 特許庁
A hierarchy classification dictionary 118 is prepared to define the hierarchical logical relations of various map symbol concepts.例文帳に追加
種々の地図記号の概念の階層的論理関係を定義した階層分類辞書118が用意される。 - 特許庁
A register map table management part 14 stores a plurality of register map tables 14a, 14b and 14c which manage physical registers to be allocated to the logical registers and determines physical registers to be allocated to the logical registers by using the register map tables 14a, 14b and 14c which are designated when the common code is called out.例文帳に追加
レジスタマップテーブル管理部14は、論理レジスタへ割り当てる物理レジスタを管理する複数のレジスタマップテーブル14a、14b、14cを記憶し、共通コードの呼び出しの際に指定されるレジスタマップテーブル14a、14b、14cを用いて論理レジスタへ割り当てる物理レジスタを決定する。 - 特許庁
A recording device 2 comprises a RAID controller 3 including a control unit 31 and a storage unit 32 having a logical address map stored therein.例文帳に追加
記録装置2のRAIDコントローラ3は、制御部31、及び論理アドレスマップが格納された記憶部32を備えている。 - 特許庁
To provide a method, system, program and data structure for allowing a storage controller to map a logical block into a physical storage block.例文帳に追加
記憶コントローラが論理ブロックを物理記憶ブロックにマッピングするための方法、システム、プログラム、およびデータ構造を提供すること。 - 特許庁
To easily prepare an FBM (fail bit map) by converting a logical address of a semiconductor chip with many memory macros mounted into a physical address.例文帳に追加
多数のメモリマクロが搭載された半導体チップの論理アドレスを物理アドレスに変換し、FBMの作成を容易に行う。 - 特許庁
A register map set RMS stores the correspondence between the logical register number and the distributed register file storing the arithmetic results.例文帳に追加
レジスタ・マップ・セットRMSは論理レジスタ番号と演算結果が記憶されている分散レジスタ・ファイルとの対応関係を記憶する。 - 特許庁
Each equipment is provided with a communication section 3c (8), having a communication function that stores logical map information relating data A required for equipment at a data receiver side to data B stored by equipment at a data transmitter side and makes communication of required data according to the logical map information.例文帳に追加
機器は、データ受信側の機器が必要とするデータAと、データ送信側の機器が保有するデータBとを関連付けた論理マップ情報を記憶し、その論理マップ情報にしたがい必要なデータを通信する通信機能を持つ通信部3c,8を備えている。 - 特許庁
In developing an inputted plotting instruction on a bit map, the logical operation processing specified by the plotting instruction is analyzed by a source, a pattern and a logical operation code which are objects of logical operation, additional information operation corresponding to each pixel on the bit map is prepared on the basis of the analysis results and the additional information of each pixel is prepared on the basis of the additional information operation.例文帳に追加
入力された描画命令をビットマップに展開する際に、描画命令が指定する論理演算処理を、その対象となるソース、パターンおよび論理演算コードにより解析し、該解析結果に基づいて、前記ビットマップの各ピクセルに対応する付加情報用オペレートを作成し、これに基づいてピクセル毎の付加情報を作成する。 - 特許庁
Logical sum of the defect map and mask data is then operated (ST15) and compared and then a decision is made whether a thin film having defects along the defect map can be utilized or not for a pattern along the mask data (ST16).例文帳に追加
次に、欠陥マップとマスクデータとろ論理和を演算処理して(ST15)比較し、欠陥マップに沿った欠陥を有する薄膜がマスクデータに沿ったパターンに対して利用可能か判定する(ST16)。 - 特許庁
The control device 21 periodically starts the levelling function, and changes the assignment region and non-assignment region of the logical address assignment map 21a.例文帳に追加
制御装置21は、定期的に平準化機能を起動し、論理アドレス割当てマップ21aの割当領域と未割当領域とを変更する。 - 特許庁
Conversion rulesConversion rules--How do PHP elements map to UML?Logical view A PHP class (or interface) maps to an UML Class (or Interface). 例文帳に追加
変換規則変換規則--PHP の要素と UML をどのように関連付けるのか?論理的な視点 PHP のクラス (あるいはインターフェイス) は UML Class (あるいは Interface) に対応します。 - PEAR
A memory emulator 11 returns logical address in a memory region ensured from a logical memory region A15 corresponding to the application A to the heap management 101 and calculates physical address corresponding to the ensured logical address in such a way that it becomes the same value as physical memory handled actually by the target machine to manage an allotment condition of the logical address and the physical address in a physical memory map 110.例文帳に追加
メモリエミュレータ11は、アプリケーションAに対応する論理メモリ領域A15から確保したメモリ領域の論理アドレスをヒープ管理101へ返すとともに、確保した論理アドレスに対応する物理アドレスをターゲットマシンが実際に扱う物理メモリと同じ値になるように算出し、物理メモリマップ110で論理アドレスと物理アドレスとの割り当て状態を管理する。 - 特許庁
The storage controller is provided with a logical format management module 21 provided with a bit map 34 for managing progress information indicating whether the prescribed respective format processing areas of logical volume are not formatted yet or already formatted, and a low-order layer module 22 actually accessing the physical disk 2.例文帳に追加
論理ボリュームの所定の各フォーマット処理領域が未フォーマットかフォーマット済かの進捗情報を管理するためのビットマップ34を有する論理フォーマット管理モジュール21と、物理デイスク2を実アクセスする下位層モジュール22とを有する。 - 特許庁
When a display state of multi-windows is specified and a main viewer/window, a logical viewer/window, a physical viewer/window, or the like are displayed in piles, a control viewer making section 86 makes choice corresponding to each window displayed in piles and a control viewer window including a correspondent reduction logical map or reduction physical map.例文帳に追加
マルチウインドウの表示状態が指示されて、メインビューア・ウインドウ、ロジカルビューア・ウインドウ、フィジカルビューア・ウインドウ等が重ねて表示された場合に、管理ビューア作成部86は、これら重ねて表示された各ウインドウに対応する選択肢と、対応する縮小ロジカルマップあるいは縮小フィジカルマップを含む管理ビューア・ウインドウを作成して表示する。 - 特許庁
Contents of each window can be grasped roughly by the reduction logical map or the like, when any choice is specified, a correspondent window is displayed on the forefront of a screen.例文帳に追加
縮小ロジカルマップ等によって各ウインドウの内容を概略的に把握することができ、いずれかの選択肢が指定されると、対応するウインドウが画面の最前部に表示される。 - 特許庁
A data map 17 for storing management data corresponding to the respective division areas of a logical volume 22 for reproduction one to one is prepared, and all management data are set in an invalid status, and a replicate state for inhibiting writing from a host computer 1 to the logical volume 22 for reproduction is prepared.例文帳に追加
複製用論理ボリューム22の各分割領域に1対1に対応する管理データを記憶するデータマップ17を用意し、全ての管理データを無効状態に設定し、ホストコンピュータ1からの複製用論理ボリューム22に対する書き込みを禁止するレプリケート状態を作る。 - 特許庁
The logical format management module 21 refers to a bit map memory 34 corresponding to a disk access request from a host, judges whether or not the entire access area is already formatted, requests disk access to the low-order layer module 22 in the case of judging that it is already formatted, and issues a logical format processing request when it is not formatted yet.例文帳に追加
論理フォーマット管理モジュール21は、ホストからのデイスクアクセス要求に応じて、ビットマップメモリ34を参照し、当該アクセス領域全てが、フォーマット済かを判定し、フォーマット済と判断した場合に、下位層モジュール22にデイスクアクセスを要求し、フォーマット済でなければ、論理フォーマット処理要求を発行する。 - 特許庁
To solve a problem that when logical operation processing is specified in a plotting instruction in a method for realizing color processing of each pixel by using attribute information or the like in each pixel as additional information in developing the plotting instruction on a bit map, the additional information cannot be accurately prepared.例文帳に追加
描画命令をビットマップ展開する際に、ピクセル毎の属性情報等を付加情報としてピクセル毎の色処理を実現する方法では、描画命令に論理演算処理が指定された場合には付加情報を正確に作成することができない。 - 特許庁
A management server 120 manages logical volumes in an operation map 1220 containing volume ID of the volumes and a plurality of predetermined items of operation information (for example, path setting, primary volume setting, secondary volume setting, permanent storage setting and period limitation setting).例文帳に追加
管理サーバ120が管理する論理ボリュームについて、当該ボリュームのボリュームIDと複数の所定の操作情報(例えば、パス設定、正ボリューム設定、副ボリューム設定、永久保存設定、期間限定設定)からなる操作マップ1220として管理する。 - 特許庁
A double density mode pixel pattern generating section 422 of a hard circuit configuration adds a binary image subjected to bit map expansion to the code information obtained by the pattern recognition as to the image attended with resolution change and double density processing and receives a main scanning/subscanning double density code to generate correction data through logical arithmetic operations.例文帳に追加
解像度変更:倍密を伴う画像はハード回路構成の倍密モード用画素パターン生成部422により、ビットマップ展開された2値画像をパターン認識し得たコード情報に加え、主走査・副走査倍密コードを入力として論理演算で補正データを生成する。 - 特許庁
To provide a method and an apparatus which maps a relationship between resources by the dynamic generation of a relationship map by defining one or more of components each of which can become one management unit as resources for the purpose of integrative and elaborate management and monitoring and analyzing a physical/logical relationship between resources.例文帳に追加
統合的かつ精巧な資源管理のために、一つの管理単位になり得るコンポーネントのうちいずれか一つ以上を資源として定義し、資源間の物理的/論理的な関係をモニタリングして分析し、動的に関係マップの生成を通じて資源間の関係をマッピングする方法及び装置提供する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright © 2001 - 2008 by the PEAR Documentation Group. This material may be distributed only subject to the terms and conditions set forth in the Open Publication License, v1.0 or later (the latest version is presently available at http://www.opencontent.org/openpub/ ). |
| Copyright (C) 1994-2004 The XFree86®Project, Inc. All rights reserved. licence Copyright (C) 1995-1998 The X Japanese Documentation Project. lisence |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|