「memory array」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

FERROMAGNETIC TUNNEL JUNCTION RANDOM ACCESS MEMORY, SPIN VALVE RANDOM-ACCESS MEMORY, SINGLE FERROMAGNETIC FILM RANDOM-ACCESS MEMORY AND MEMORY CELL ARRAY USING THEM例文帳に追加

強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ - 特許庁

This laser diode array assembly 40 has a laser diode array 30 and a memory device 42 mounted integrally with the array 30.例文帳に追加

レーザダイオードアレイアセンブリ４０は、レーザダイオードアレイ３０と、そのアレイと一体に実装されるメモリ装置４２とを有する。 - 特許庁

A memory cell array 10 is divided into an upper part cell array 10a and a lower part cell array 10b consisting of plural banks respectively.例文帳に追加

メモリセルアレイ１０は、それぞれ複数バンクからなる上部セルアレイ１０ａと下部セルアレイ１０ｂに分けられている。 - 特許庁

A memory cell array is constituted which includes a first bank having a first local memory cell array and a first local sense amplifier, and a second bank having a second local memory cell array and a second local sense amplifier.例文帳に追加

第１ローカルメモリセルアレイと第１ローカルセンスアンプとを備える第１バンクと、第２ローカルメモリセルアレイと第２ローカルセンスアンプとを備える第２バンクとを有するメモリセルアレイを構成する。 - 特許庁

The selecting transistor has a gate terminal operatively coupled to a word line of a memory array, a source terminal operatively coupled to a drive line of the memory array, and a drain terminal operatively coupled to a bit line of the memory array.例文帳に追加

選択トランジスタのゲート端子はメモリアレイのワード線に動作可能に接続され、ソース端子はドライブ線に動作可能に接続され、ドレイン端子はビット線に動作可能に接続される。 - 特許庁

This circuit has a memory cell array 1 having non-volatile memory cells MC and a reference cell array 2, and a data '1' state (a state of current-pull-in) is written in a memory cell MC of the reference cell array 2.例文帳に追加

不揮発性のメモリセルＭＣを持つメモリセルアレイ１と、参照セルアレイ２を有し、参照セルアレイ２のメモリセルＭＣには、データ“１”状態（電流引き込みがある状態）に書かれている。 - 特許庁

The memory is provided with a dielectric memory cell array 2 having a plurality of ferroelectric memory cells 25, an SRAM cell array having a plurality of SRAM cells 18, and a selection control circuit 5 disposed separately from the ferroelectric memory cell array 2 and the SRAM cell array 1 to control the selection of the ferroelectric memory cell array 2 and the SRAM cell array 1.例文帳に追加

このメモリは、複数の強誘電体メモリセル２５を有する強誘電体メモリセルアレイ２と、複数のＳＲＡＭセル１８を有するＳＲＡＭセルアレイ１と、強誘電体メモリセルアレイ２およびＳＲＡＭセルアレイ１とは別個に設けられ、強誘電体メモリセルアレイ２およびＳＲＡＭセルアレイ１の選択を制御する選択制御回路５とを備えている。 - 特許庁

The memory array can be used as a memory by adding a read/write circuit.例文帳に追加

読出し及び書込み回路を追加することにより、メモリアレイはメモリとして使用できる。 - 特許庁

A memory includes a memory bank array, a DQ region, a clock tree, and a voltage generator.例文帳に追加

メモリバンクアレイ、ＤＱ領域、クロックツリー、および電圧生成器を備えるメモリである。 - 特許庁

This device has a memory cell array 1 in which non-volatile memory cells being electrically rewritable.例文帳に追加

電気的書き換え可能な不揮発性メモリセルが配列されたメモリセルアレイ１を有する。 - 特許庁

NONVOLATILE MEMORY ELEMENT, NONVOLATILE MEMORY ELEMENT ARRAY, AND OPERATING METHOD THEREFOR例文帳に追加

不揮発性メモリ素子、不揮発性メモリ素子アレイ、及び不揮発性メモリ素子アレイの動作方法 - 特許庁

To provide a memory system in which access can be performed even when a memory cell array is put in a busy state.例文帳に追加

メモリセルアレイがビジー状態のときでもアクセスが可能なメモリシステムを提供する。 - 特許庁

NON-VOLATILE MEMORY CELL AND ITS USAGE, MANUFACTURING METHOD, AND NON-VOLATILE MEMORY ARRAY例文帳に追加

不揮発性メモリセルおよびその使用方法、製造方法ならびに不揮発性メモリアレイ - 特許庁

To make a chip size small by reducing the layout area of a memory cell array of a semiconductor memory.例文帳に追加

半導体メモリのメモリセルアレイのレイアウト面積を小さくし、チップサイズを小さくする。 - 特許庁

To achieve a semiconductor memory in which bank constitution of a memory cell array can be set optionally.例文帳に追加

メモリセルアレイのバンク構成を任意に設定することができる半導体メモリを実現する。 - 特許庁

MAGNETIC TUNNEL JUNCTION TYPE MEMORY CELL AND ITS MANUFACTURING METHOD, AND MAGNETIC TUNNEL JUNCTION TYPE MEMORY CELL ARRAY例文帳に追加

磁気トンネル接合型メモリセルおよびその製造方法、磁気トンネル接合型メモリセルアレイ - 特許庁

A second boosting circuit 26 is arranged between a memory cell selection circuit 21 and a memory cell array 22.例文帳に追加

メモリセル選択回路２１とメモリセルアレイ２２との間に第２昇圧回路２６を設ける。 - 特許庁

The random access memory array includes random access memory elements arranged in a rows and columns.例文帳に追加

ランダムアクセスメモリアレイは行及び列に配列したランダムアクセスメモリ要素を包含している。 - 特許庁

The semiconductor memory device is equipped with; a memory cell array 1; a data buffer 2; and a column switch 5.例文帳に追加

半導体記憶装置は、メモリセルアレイ１、データバッファ２及びカラムスイッチ５を備えている。 - 特許庁

SEMICONDUCTOR MEMORY CELL AND MEMORY ARRAY USING BREAKDOWN PHENOMENA IN ULTRA-THIN DIELECTRIC例文帳に追加

超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ - 特許庁

A regular memory cell MC and a dummy cell DMC are arranged continuously in a memory array 10.例文帳に追加

正規メモリセルＭＣおよびダミーセルＤＭＣは、メモリアレイ１０に連続的に配置される。 - 特許庁

A memory cell array 21 has a plurality of 10×8 memory cells.例文帳に追加

メモリセルアレイ２１は、複数である１０行のメモリセルと、複数である８列のメモリセルとを有する。 - 特許庁

MEMORY CIRCUIT WITH REDUNDANT MEMORY CELL ARRAY SIMPLE IN SHIPPING TEST AND REDUCED IN ELECTRIC POWER CONSUMPTION例文帳に追加

出荷試験が簡単で消費電力を削減した冗長メモリセルアレイ付きメモリ回路 - 特許庁

The memory cell array 1 of each memory core is divided into plural blocks Bi for each erasion unit.例文帳に追加

各メモリコアのメモリセルアレイ１は、消去単位毎に複数のブロックＢｉに分割される。 - 特許庁

CONTROLLING CIRCUITRY AND MEMORY ARRAY RELATIVE HEIGHT IN PHASE CHANGE MEMORY FEOL PROCESS FLOW例文帳に追加

相変化メモリのＦＥＯＬプロセスフローにおける回路及びメモリアレイの相対的高さの制御 - 特許庁

An memory array 10 is divided into a plurality of memory cell blocks 50 with m rows and n columns.例文帳に追加

メモリアレイ１０は、ｍ行×ｎ列の複数のメモリセルブロック５０に分割される。 - 特許庁

A memory cell array 110 has the 1T/1C type memory cell arranged in a matrix state.例文帳に追加

メモリセルアレイ１１０は、行列状に配置された１Ｔ／１Ｃ型メモリセルを有する。 - 特許庁

In one embodiment, the memory (20) comprises an array of memory cells (26) and a control circuit (22).例文帳に追加

一実施形態においてメモリ（２０）は、メモリセルアレイ（２６）と制御回路（２２）とを含む。 - 特許庁

The writing circuit (24) for a large-scale array (10) of a memory cell (12) of the magnetic random access memory(MRAM) device (8).例文帳に追加

磁気ランダムアクセスメモリ(MRAM)デバイス(8)のメモリセル(12)の大規模なアレイ(10)のための書き込み回路(24)。 - 特許庁

A memory cell array constituting a NAND cell type flash memory has a word line control circuit 2.例文帳に追加

ＮＡＮＤセル型フラッシュメモリを構成するメモリセルアレイは、ワード線制御回路２を有する。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE HAVING DIVIDED CELL ARRAY, AND ACCESSING METHOD FOR MEMORY CELLS OF THIS DEVICE例文帳に追加

分割されたセルアレーを有する半導体メモリ装置及びこの装置のメモリセルアクセス方法 - 特許庁

The semiconductor non-volatile memory cell array has a plurality of semiconductor non-volatile memory cells.例文帳に追加

半導体不揮発性メモリセルアレイは、複数個の半導体不揮発性メモリセルを有している。 - 特許庁

A redundancy memory cell array 31 has a plurality of blocks, each block has a plurality of memory cells.例文帳に追加

リダンダンシーメモリセルアレイ３１は、複数ブロックを有し、各ブロックは複数のメモリセルを有する。 - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS HAVING EMBEDDED SOURCE LINE AND FLOATING GATE, AND MEMORY ARRAY FOAMED BY USING THE SAME例文帳に追加

埋設ソースライン及びフローティングゲートを伴うフローティングゲートメモリセルの半導体メモリアレーを形成する自己整列型方法及びそれにより作られたメモリアレー - 特許庁

The memory device can comprise an array of memory cells having N addressable sectors and control circuitry to control erase or write operations on the array of memory cells.例文帳に追加

メモリデバイスは、Ｎ個のアドレス指定可能なセクタを有するメモリセルアレイと、メモリセルアレイにおける消去または書き込み処理を制御する制御回路とを含む。 - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS HAVING ELONGATED NONLINEAR FLOATING GATE, AND MEMORY ARRAY FORMED USING THE SAME例文帳に追加

非直線的な細長いフローティングゲートを伴うフローティングゲートメモリセルの半導体メモリアレーを形成する自己整列方法及びそれにより形成されたメモリアレー - 特許庁

The main process is carried out by CPU and a processing memory is replaced by the memory of the CPU, so that a gate array device and a physical memory accompanying the gate array device can be eliminated.例文帳に追加

本処理をＣＰＵで行い、また、処理用メモリをＣＰＵのメモリで賄うことにより、ゲートアレイデバイスとそれに付随する物理メモリが不要となる。 - 特許庁

A memory cell array 50 is provided with a regular memory cell array divided into plural memory mats 55, a row redundant circuit 70, and a column redundant circuit 80.例文帳に追加

メモリセルアレイ５０は、複数のメモリマット５５に分割される正規メモリセルアレイとロウ冗長回路７０およびコラム冗長回路８０とを備える。 - 特許庁

The semiconductor memory includes a memory cell array and an input circuit which receives an input signal supplied from the outside to be stored in the memory cell array.例文帳に追加

半導体メモリは、メモリセルアレイと、メモリセルアレイに格納するために外部から供給される入力信号を入力する入力回路とを備えている。 - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL WITH PROTRUDING CONTROL GATE, AND MEMORY ARRAY MADE THEREBY例文帳に追加

部分的に突出するコントロールゲートを持つフローティングゲートメモリーセルの半導体メモリーアレーを形成する自己整列方法及びそれによって作られたメモリーアレー - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL WITH LOW RESISTANCE SOURCE REGION AND HIGH SOURCE COUPLING, AND MEMORY ARRAY MADE THEREBY例文帳に追加

低抵抗ソール領域と高ソース結合を持つフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合方法、及びそれにより作られたメモリアレイ - 特許庁

The semiconductor storage device includes an antifuse 53, a memory cell array 11 including memory cells, and a peripheral circuit for accessing the memory cell array 11.例文帳に追加

本発明による半導体記憶装置は、アンチヒューズ５３と、メモリセルを含むメモリセルアレイ１１と、メモリセルアレイ１１にアクセスするための周辺回路とを具備する。 - 特許庁

The semiconductor memory device includes memory cell array areas 201, 202, a peripheral circuit area 301 arranged between the memory cell array areas, a pad row 101 arranged between the memory cell array area 201 and the peripheral circuit area, and a pad row 102 arranged between the memory cell array area 202 and the peripheral circuit area.例文帳に追加

メモリセルアレイ領域２０１，２０２と、これらの間に配置された周辺回路領域３０１と、メモリセルアレイ領域２０１と周辺回路領域との間に配置されたパッド列１０１と、メモリセルアレイ領域２０２と周辺回路領域との間に配置されたパッド列１０２と、を備える。 - 特許庁

The phase-change memory device includes a first mode set to activate, when boundary crossing occurs in a burst mode, both of one word line of a first phase-change memory cell array and one word line of a second phase-change memory cell array, and read data from the first phase-change memory cell array and the second phase-change memory cell array.例文帳に追加

バーストモードで境界交差が発生する場合、第１相変化メモリセルアレイの１本のワードラインと第２相変化メモリセルの１本のワードラインとを共に活性化させ、第１相変化メモリセルアレイと第２相変化メモリセルアレイとからデータを読出す相変化メモリ装置の第１モードを設ける。 - 特許庁

The improved flash EEPROM memory-based storage subsystem includes one or more flash memory arrays, each flash memory array being provided with three data registers and a controller circuit.例文帳に追加

１以上のフラッシュメモリアレイを含み、各アレイは３つのデータレジスタと１つのコントローラ回路とを備える。 - 特許庁