「memory array」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

This memory cell array 1 is provided with an auxiliary cell array 2 used for adjusting a reference potential.例文帳に追加

このメモリセルアレイ１に対して、参照電位調整に用いられる補助セルアレイ２が設けられる。 - 特許庁

A nonvolatile semiconductor memory device has a regular cell array 200 and a reference cell array 600.例文帳に追加

不揮発性半導体記憶装置は、レギュラーセルアレイ２００とリファレンスセルアレイ６００とを有する。 - 特許庁

DISK ARRAY DEVICE, ITS SHARED MEMORY DEVICE, AND CONTROL PROGRAM AND CONTROL METHOD FOR DISK ARRAY DEVICE例文帳に追加

ディスクアレイ装置及びその共有メモリ装置、ディスクアレイ装置の制御プログラム及び制御方法 - 特許庁

For example, both the fuse array and the memory array use a chalcogenide material as the active switching material.例文帳に追加

例えば、ヒューズアレイとメモリアレイは、有効スイッチング材料としてカルコゲニド材料を使用する。 - 特許庁

To provide a method for sensing a close to ground signal received from an array cell within a memory array.例文帳に追加

メモリアレイ内のアレイセルから受信された、接地に近い信号を感知する方法を提供する。 - 特許庁

MEMORY DEVICE COMPRISING THREE-DIMENSIONAL ARRAY STRUCTURE AND ITS REPAIR METHOD例文帳に追加

３次元アレイ構造を備えるメモリ装置及びそのリペア方法 - 特許庁

A control circuit controls various operations on the memory cell array.例文帳に追加

制御回路は、メモリセルアレイに対する各種動作を制御する。 - 特許庁

This device has a memory cell array formed in a pocket P well region.例文帳に追加

ポケットＰウェル領域に形成されたメモリセルアレイを有する。 - 特許庁

WRITE CURRENT COMPENSATION FOR TEMPERATURE VARIATION IN MEMORY ARRAY例文帳に追加

メモリアレイ内の温度変動に対する書込み電流による補償 - 特許庁

To provide an SIMD and a memory array structure for the SIMD.例文帳に追加

ＳＩＭＤ及びそれのためのメモリアレイ構造を提供する。 - 特許庁

METHOD FOR OPERATION OF INTEGRATED CIRCUIT ARRAY OF MEMORY CELL, AND INTEGRATED CIRCUIT例文帳に追加

メモリセルの集積回路アレイの動作方法及び集積回路 - 特許庁

CIRCUIT MANUFACTURING TECHINIQUE FOR ADDRESSING CROSS- POINT DIODE MEMORY ARRAY例文帳に追加

交点ダイオードメモリアレイをアドレス指定するための回路製造技術 - 特許庁

A memory cell array ARY has a plurality of sub-arrays SARY.例文帳に追加

メモリセルアレイＡＲＹは、複数のサブアレイＳＡＲＹを有する。 - 特許庁

CIRCUIT AND METHOD FOR ERASING OR PREERASING FLASH MEMORY ARRAY例文帳に追加

フラッシュメモリアレイを消去又は前消去する回路及び方法 - 特許庁

To provide a memory array having a small active region pitch.例文帳に追加

小型のアクティブ領域ピッチを有するメモリアレイを提供する。 - 特許庁

SWITCHING ELEMENT, MANUFACTURING METHOD OF SWITCHING ELEMENT, AND MEMORY ELEMENT ARRAY例文帳に追加

スイッチング素子、スイッチング素子の製造方法及びメモリ素子アレイ - 特許庁

The switch part is provided between the memory array part and sense amplifier part.例文帳に追加

スイッチ部はメモリアレイ部とセンスアンプ部との間に設けられる。 - 特許庁

CACHE MEMORY CONTROLLER, METHOD AND PROGRAM, AND DISK ARRAY DEVICE例文帳に追加

キャッシュメモリ制御装置、方法及びプログラム並びにディスクアレイ装置 - 特許庁

RESISTIVE INTERSECTION ARRAY OF MEMORY CELL HAVING RESISTANCE TO SHORT CIRCUIT例文帳に追加

短絡に対して耐性のあるメモリセルの抵抗性交点アレイ - 特許庁

To provide a memory array having a small active region pitch.例文帳に追加

小型のアクティブ領域ピッチを有するメモリアレイを提供する。 - 特許庁

BIT CELL ARRAY FOR PREVENTING COUPLING PHENOMENON IN READ-ONLY MEMORY例文帳に追加

リードオンリーメモリでのカップリング現象を防止するためのビットセルアレイ - 特許庁

An integrated circuit includes a mask ROM including an array of a memory cell.例文帳に追加

集積回路は、メモリセルのアレイを含むマスクＲＯＭを含む。 - 特許庁

SEMICONDUCTOR MEMORY FOR NORMALLY PERFORMING REPLACEMENT WITH REDUNDANCY CELL ARRAY例文帳に追加

冗長セルアレイへの置き換えを正常に行う半導体メモリ - 特許庁

CROSS POINT MEMORY ARRAY ISOLATED WITH DUAL TRENCH AND ITS MANUFACTURING METHOD例文帳に追加

デュアルトレンチで隔離されたクロスポイントメモリアレイとその製造方法 - 特許庁

Can read from a PHP Source file or from an in memory array. 例文帳に追加

PHP のソースファイル、あるいはメモリ上の配列から読み込めます。 - PEAR

UNCORRECTABLE FAULT RELIEVING SYSTEM FOR DATA ARRAY IN CACHE MEMORY例文帳に追加

キャッシュメモリにおけるデータアレイの訂正不能障害救済方式 - 特許庁

Further, since a write disturb resistance is improved, more simple memory array configuration can be employed to reduce memory array.例文帳に追加

また、書込みディスターブ耐性を向上できるために、より簡易なメモリアレイ構成を採用してメモリアレイ面積を低減できる。 - 特許庁

In a block B control circuit 210, retrieval in the memory array B is started two cycle after the start of retrieval in the memory array A.例文帳に追加

ブロックＢ制御回路２１０は、メモリアレイＡでの検索を開始してから、２サイクル後に、メモリアレイＢでの検索を開始させる。 - 特許庁

To provide a memory array superior in noise characteristics and small in size, and to provide a semiconductor integrated circuit device having such a memory array.例文帳に追加

雑音特性が優れ、かつサイズが小さいメモリアレイ及びそのメモリアレイを備えた半導体集積回路装置を提供する。 - 特許庁

The first contact wiring connects one end of the circuit section and the first wiring between the first memory cell array and the second memory cell array.例文帳に追加

第１コンタクト配線は、第１メモリセルアレイ部と第２メモリセルアレイ部との間で、回路部の一端と第１配線とを接続する。 - 特許庁

Writing to the memory cell array 18 is not executed in the writing request of this cycle, but data stored are written to the memory cell array 18 when the next writing request occurs.例文帳に追加

そして、次の書込み要求が発生した時点で保持されているデータをメモリセルアレイ１８に対して書込み行う。 - 特許庁

This semiconductor memory device is provided with a memory cell array having a plurality of cell array blocks each constituted of a plurality of memory cells, and a memory plane setting part for dynamically dividing the memory cell array into a plurality of memory planes each having one or more cell array block and having independent data access operation modes.例文帳に追加

半導体メモリ装置において、複数のメモリセルからなるセルアレイブロックを複数個有するメモリセルアレイと、印加される命令に応じて前記メモリセルアレイを、それぞれ一つ以上のセルアレイブロックからなりそれぞれ独立的なデータアクセス動作モードを有する複数のメモリプレーンに動作的に分割するためのメモリプレーン設定部と、を備える。 - 特許庁

To provide a memory device, a memory cell, a memory cell array and electronic equipment which have high reliability, by correctly controlling a resistance value of a memory layer.例文帳に追加

メモリ層の抵抗値を正確に制御することにより、信頼性の高いメモリ素子、メモリセル、メモリセルアレイ、及び電子機器を提供する。 - 特許庁

To provide an inspection method of an integrated circuit memory which selects a memory cell near the peripheral part of a memory array and a memory twist part.例文帳に追加

メモリアレイの周辺部及びメモリツイスト部に近接したメモリセルを選択する集積回路メモリの検査方法を提供すること。 - 特許庁

The nonvolatile storage system 1 includes a reference cell 12 for main memory corresponding to a main memory cell array 10 and a reference cell 13 for spare memory corresponding to a spare memory cell array 11.例文帳に追加

不揮発性記憶システム１は、メインメモリセルアレイ１０に対応してメインメモリ用リファレンスセル１２が備えられ、スペアメモリセルアレイ１１に対応してスペアメモリ用リファレンスセル１３が備えられる。 - 特許庁

In this nonvolatile semiconductor memory, a memory array which includes memory mats 10 to 60 is arranged into a U-shaped form and a logic circuit 92 and an analog circuit 91 are arranged in a space area where the memory array is not arranged.例文帳に追加

メモリマット１０〜６０を含むメモリアレイをコの字型に配置し、メモリアレイが配置されていない空き領域にロジック回路９２およびアナログ回路９１を配置している。 - 特許庁

A first and a second data caches SDC and PDC hold data which is read from a selected memory cell of the memory cell array and data which is written into a selected memory cell of the memory cell array.例文帳に追加

第１、第２のデータキャッシュＳＤＣ、ＰＤＣは、メモリセルアレイの選択されたメモリセルから読み出されたデータ、及びメモリセルアレイの選択されたメモリセルに書き込まれるデータを保持する。 - 特許庁

The nonvolatile semiconductor memory includes: a memory cell array 10 having a plurality of memory cells including electrically programmable anti-fuse elements; and a control circuit 20 for controlling the memory cell array.例文帳に追加

不揮発性半導体記憶装置は、電気的にプログラム可能なアンチフューズ素子を含む複数のメモリセルを有するメモリセルアレイ１０と、メモリセルアレイを制御する制御回路２０とを備える。 - 特許庁

A circuit for dividing each word line in the memory cell array along the row direction of the memory cell array 1 is provided and the fault in the memory cell array 1 can be localized furthermore by dividing the memory cell array 1 into a plurality of blocks.例文帳に追加

また、メモリセルアレイの列方向に沿ってメモリセルアレイの各ワード線を分割する分割回路を設け、前記メモリセルアレイを複数のブロックに分割することにより、前記メモリセルアレイの内部に含まれる故障箇所の範囲をさらに絞り込むことが可能になる。 - 特許庁

The PDPRAM (partial dual port random access memory) 20 is composed of a clock synchronization SRAM (static random access memory) interface (IF) 21, a DRAM cell array 22, a dual port DRAM cell array 23, and a DRAM cell array 24.例文帳に追加

ＰＤＰＲＡＭ２０は、クロック同期ＳＲＡＭインタフェース（ＩＦ）２１と、ＤＲＡＭセルアレイ２２と、デュアル・ポートＤＲＡＭセルアレイ２３と、ＤＲＡＭセルアレイ２４とから構成されている。 - 特許庁

The nonvolatile semiconductor storage is provided with a memory cell array 2 having plural memory cells and a testing cell array 3 having plural testing cells, and the testing cells are connected to the memory cell array 2 with bit lines.例文帳に追加

不揮発性半導体記憶装置は複数のメモリセルを有するメモリセルアレイ２と複数のテスト用セルを有するテスト用セルアレイ３とを有し、メモリセルアレイにテスト用セルがビット線で接続されている。 - 特許庁

In the processor, a redundant array of the independent memory is formed by establishing the first memory as a master memory and making the second memory as a slave memory by writing data in the second memory.例文帳に追加

プロセッサが、第１のメモリをマスタメモリとして確立し、その後第２のメモリに書込むことにより第２のメモリをスレーブメモリにすることによって、独立メモリの冗長アレイを形成する。 - 特許庁

In a volatile SRAM 1, a row decoder 4 is connected to a memory array 2 having many memory cells arranged inside the memory array 2 in a matrix shape through word lines 3, and a data control part 5 is connected to the memory array 2 through data lines 6.例文帳に追加

揮発性のＳＲＡＭ１において、その内部にマトリックス状に配置された複数のメモリセルを多数有するメモリアレイ２に、ワード線３を介してロウデコーダ４が接続され、データ線６を介してデータ制御部５が接続されている。 - 特許庁

To provide a non-voltage semiconductor memory unit, which can read data of a spare memory cell array with priority to a main memory array in which a physical address of a memory cell array comprising NAND structure, is precedent and to provide data reading method used for the unit.例文帳に追加

ＮＡＮＤ構造からなるメモリセルアレイの物理的アドレスが先にあるメインメモリアレイより先にスペアメモリアレイのデータを優先的にリードできる不揮発性半導体メモリ装置及びこれに用いるデータリード方法を提供する。 - 特許庁

This memory device includes a first memory array block in which programmed memory cells are arranged and a second memory array block in which programmable and erasable memory cells are arranged.例文帳に追加

メモリセルのうちプログラムされたメモリセルが配列される第１群のメモリアレイブロックとメモリセルのうちプログラム及び消去可能なメモリセルが配列される第２群のメモリアレイブロックとを含む複数のメモリセルが配列されるメモリ装置。 - 特許庁