「n-MOS」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A sense amplifier precharging circuit SPD is constituted of n type MOS transistors MN20, MN21, MN30, MN31, MN32 and Mn33 and the circuits are formed respectively in cross areas.例文帳に追加

センスアンププリチャージ回路SPDは、nチャネル型のMOSトランジスタMN20，MOSトランジスタMN21，MOSトランジスタMN30，MOSトランジスタMN31，MOSトランジスタMN32，及びMOSトランジスタMN33で構成されており、各々クロス領域に形成されている。 - 特許庁

To nearly equally perform overetching to a p-type MOS region and an n-type MOS region when gate electrodes are formed in a semiconductor device having a p-type MOS (p-channel MOS transistor) and an n-type MOS (n-channel MOS transistor).例文帳に追加

ｐＭＯＳ（ｐチャネルＭＯＳトランジスタ）とｎＭＯＳ（ｎチャネルＭＯＳトランジスタ）とを有する半導体装置で、ゲート電極形成時に、ｐＭＯＳ領域とｎＭＯＳ領域にほぼ同等のオーバーエッチングを施す。 - 特許庁

The MOS transistor M21 consists of an ordinary P-type MOS transistor, and the MOS transistor M24 consists of an ordinary N-type MOS transistor.例文帳に追加

ＭＯＳトランジスタＭ２１は通常のＰ型ＭＯＳトランジスタからなり、ＭＯＳトランジスタＭ２４は通常のＮ型ＭＯＳトランジスタからなる。 - 特許庁

Triply arrayed n-type MOS transistors are composed similarly.例文帳に追加

Ｎ型の３連のＭＯＳトランジスタも同様に構成する。 - 特許庁

Thus, the turned-on state of the n-MOS 205 is maintained.例文帳に追加

これにより、ｎ−ＭＯＳ２０５がオン状態を維持する。 - 特許庁

The voltage-to-current conversion circuit includes a high-voltage manufacturing process N-type MOS field-effect transistor, a low-voltage manufacturing process N-type MOS field-effect transistor, a low-voltage manufacturing process amplifier, and an electric resistance.例文帳に追加

電圧電流転換回路は高電圧製造工程N型MOS電界効果トランジスター、低電圧製造工程N型MOS電界効果トランジスター、低電圧製造工程増幅器、電気抵抗を提供する。 - 特許庁

To provide a MOS solid state imaging device of high S/N ratio.例文帳に追加

高Ｓ／ＮのＭＯＳ型固体撮像装置を提供する。 - 特許庁

P-CHANNEL MOS TRANSISTOR, N-CHANNEL MOS TRANSISTOR, AND NONVOLATILE SEMICONDUCTOR STORAGE DEVICE例文帳に追加

ＰチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタ及び不揮発性半導体記憶装置 - 特許庁

The semiconductor device has the N-type MOS transistor 11 and the P-type MOS transistor 12.例文帳に追加

半導体装置は、Ｎ型ＭＯＳトランジスタ１１と、Ｐ型ＭＯＳトランジスタ１２とを備えている。 - 特許庁

A P-type MOS transistor 158 and an N-type MOS transistor 160 are connected with a node N1.例文帳に追加

ノードＮ１にはＰ型ＭＯＳトランジスタ１５８、Ｎ型ＭＯＳトランジスタ１６０が接続される。 - 特許庁

The thickness of gate insulating films of a load type P-type MOS and a drive type N-type MOS is 4 nm or less.例文帳に追加

負荷型Ｐ型ＭＯＳ及び駆動型Ｎ型ＭＯＳのゲート絶縁膜厚は、４ｎｍ以下である。 - 特許庁

N channel MOS TRs are newly added to the conventional level shift circuit so as to always bring the gate potential for the N channel MOS TRs in cross connection a Vtn or over when it is turned on, independently of the capability of the MOS TRs so as to permit state transition even when P channel MOS TRs with an extremely high capacity are not employed.例文帳に追加

レベルシフト回路にNチャネル型MOSトランジスタを新たに追加することにより、たすきがけになるNチャネル型MOSトランジスタがONになる際のゲート電位をMOSトランジスタの能力に関係なく、必ずVtn以上にすることにより、Pチャネル型MOSトランジスタを極端に大きくしなくても、状態を遷移することができる。 - 特許庁

On the other hand, the MOS transistors M22, M23 consist of N-type MOS transistors of a triple well structure.例文帳に追加

一方、ＭＯＳトランジスタＭ２２，Ｍ２３は、トリプルウェル構造のＮ型ＭＯＳトランジスタからなる。 - 特許庁

A P-type MOS transistor M1 and an N-type MOS transistor M2 are inserted to the conventional circuit.例文帳に追加

従来回路にＰ型ＭＯＳトランジスタＭ１，Ｎ型ＭＯＳトランジスタＭ２を挿入した。 - 特許庁

To improve the performance of a p-type MOS transistor and an n-type MOS transistor.例文帳に追加

Ｐ型ＭＯＳトランジスタ及びＮ型ＭＯＳトランジスタの性能を向上する。 - 特許庁

To obtain a display comprising a drive circuit employing a C-MOS in which high integration is realized by reducing the space at the P-MOS part and the N-MOS part.例文帳に追加

Ｐ−ＭＯＳ部とＮ−ＭＯＳ部のスペースを小さくして高集積化したＣ−ＭＯＳを駆動回路等に具備する表示装置を実現する。 - 特許庁

In the first region AA, a P-type MOS 22, an N-type MOS 32 and a P-type MOS 42 are formed, and in the second region BB, an N-type MOS 52 is formed.例文帳に追加

第１領域ＡＡにはＰ型ＭＯＳ２２、Ｎ型ＭＯＳ３２、Ｐ型ＭＯＳ４２が形成され、第２領域ＢＢにはＮ型ＭＯＳ５２が形成される。 - 特許庁

When an input terminal 100 is open, a P type MOS transistor 101 is turned on, an N type MOS transistor 104 is turned off, and an input of the complementary transistor circuit 105 is pulled up.例文帳に追加

入力端子100がオープン状態であるときP型MOSトランジスタ101はON、N型MOSトランジスタ104はOFFになり、相補型トランジスタ回路105の入力をプルアップする。 - 特許庁

When the input terminal 100 is closed, the P type MOS transistor is turned off, the N type MOS transistor is turned on, and an input of the complementary transistor circuit 105 is pulled down to ground potential GND.例文帳に追加

入力端子100がクローズ状態となったときに、P型MOSトランジスタ101はOFF、N型MOSトランジスタ104はONになり、相補型トランジスタ回路入力をグランド電位GNDへプルダウンする。 - 特許庁

A drain of the N-MOS switch 21 is connected to an output Vout line 30, and a source of the N-MOS switch 31 is grounded.例文帳に追加

Ｎ−ＭＯＳスイッチ２１のドレインは出力Ｖ_out線３０に接続されＮ−ＭＯＳスイッチ３１のソースは接地される。 - 特許庁

In this constitution, capacitance of the n-MOS 301, 302 is set to smaller capacitance than capacitance of the n-MOS 205, 204.例文帳に追加

この構成において、ｎ−ＭＯＳ３０１、３０２の容量は、ｎ−ＭＯＳ２０５、２０４の容量よりも小さく設定されている。 - 特許庁

A cathode of a light receiving element 11 is connected to a source of an N-MOS switch 21 and a drain of an N-MOS switch 31, and an anode is grounded.例文帳に追加

受光素子１１のカソードはＮ−ＭＯＳスイッチ２１のソース、Ｎ−ＭＯＳスイッチ３１のドレインに接続されアノードは接地される。 - 特許庁

SILICON CARBIDE N CHANNEL MOS SEMICONDUCTOR DEVICE AND ITS MANUFACTURE例文帳に追加

炭化けい素ｎチャネルＭＯＳ半導体素子およびその製造方法 - 特許庁

N-CHANNEL MOS TRANSISTOR, ITS MANUFACTURING METHOD, AND SEMICONDUCTOR DEVICE例文帳に追加

ｎチャネルＭＯＳトランジスタおよびその製造方法、半導体装置 - 特許庁

After that, an MOS structure is formed at the upper part of the n-type silicon layer 12.例文帳に追加

その後、ｎ型シリコン層１２の上部に、ＭＯＳ構造を形成する。 - 特許庁

The switches Z1 to Z4 include N-channel MOS transistors.例文帳に追加

スイッチＺ１ないしスイッチＺ４は、ＮチャネルＭＯＳトランジスタを含む。 - 特許庁

The N well of the P type MOS transistor 6 is shut off from the power source.例文帳に追加

Ｐ型ＭＯＳトランジスタ６のＮウェルが電源から遮断される。 - 特許庁

The switching transistor 406a is an N-channel MOS-FET.例文帳に追加

スイッチングトランジスタ４０６ａは、ＮチャンネルＭＯＳ−ＦＥＴとする。 - 特許庁

A D-type N-channel MOS transistor HND3, an I-type N-channel MOS transistor HN1, and an E-type N-channel MOS transistor HNE1 are connected in parallel between node N2 and node N3.例文帳に追加

ノードＮ２とノードＮ３との間には、Ｄ型ＮチャネルＭＯＳトランジスタＨＮＤ３、Ｉ型ＮチャネルＭＯＳトランジスタＨＮ１、及びＥ型ＮチャネルＭＯＳトランジスタＨＮＥ１が並列に接続されている。 - 特許庁

The MOS transistors M1-M3 consist of ordinary P-type MOS transistors, and the MOS transistor M4 consists of an ordinary N-type MOS transistor.例文帳に追加

ＭＯＳトランジスタＭ１〜Ｍ３は通常のＰ型ＭＯＳトランジスタからなり、ＭＯＳトランジスタＭ４は通常のＮ型ＭＯＳトランジスタからなる。 - 特許庁

An output N-channel LD MOS 4 in the high-side switch circuit 1 is interrupted when a control N-channel LD MOS 15 is conductive and conductive when the MOS 15 is not conductive.例文帳に追加

ハイサイドスイッチ回路１において、出力用のＮチャネルＬＤＭＯＳ４は、制御用のＮチャネルＬＤＭＯＳ１５のオン状態でオフされ、オフ状態でオンされる。 - 特許庁

A current flowing in a (p)-type MOS transistor P2 and (n)-type MOS transistor N3, constituting a secondary side of the current mirror, is fixed according to a current flowing in this (n)-type MOS transistor N1.例文帳に追加

このｎ型ＭＯＳトランジスタＮ１を流れる電流に応じて、カレントミラーの二次側を構成するｐ型ＭＯＳトランジスタＰ２およびｎ型ＭＯＳトランジスタＮ３を流れる電流が定まる。 - 特許庁

The gate insulation film of the P- channel MOS TRs P1, P2 and of the N-channel MOS TRs N3, N4 is thicker than that of the N-channel MOS TRs N1S-N4S.例文帳に追加

ＰＭＯＳトランジスタＰ１、Ｐ２及びＮＭＯＳトランジスタＮ３及びＮ４のゲート絶縁膜はＮＭＯＳトランジスタＮ１Ｓ〜Ｎ４Ｓのそれらよりも厚い。 - 特許庁

When the first control input terminal 33 is set to a low level, and a high-level voltage is applied to a second control input terminal, the P- and N-channels MOS 9 and MOS 10 become conducting, and the N-channel MOS 11 becomes non-conducting.例文帳に追加

第１の制御入力端子３３を低レベルの状態にし、第２制御入力端子に高レベル電圧を印加すると、ＰチャネルＭＯＳ９、ＮチャネルＭＯＳ１０が導通し、ＮチャネルＭＯＳ１１が非導通となる。 - 特許庁

Both first and second charge transfer MOS transistors M1(N) and M2(N) are N channel transistors.例文帳に追加

第１及び第２の電荷転送用ＭＯＳトランジスタＭ１（Ｎ），Ｍ２（Ｎ）の両方をＮチャネル型で構成する。 - 特許庁

The drain of the p-channel MOS transistor 121 and the drain of the n-channel MOS transistor 122 are both connected to the word line WL.例文帳に追加

ｐチャネルＭＯＳトランジスタ１２１のドレイン、ｎチャネルＭＯＳトランジスタ１２２のドレインがいずれもワード線ＷＬに接続される。 - 特許庁

This can make the threshold voltages of the P-channel MOS transistor and the N-channel MOS transistor high in the test.例文帳に追加

これに伴い、試験時において、ＰチャンネルＭＯＳトランジスタおよびＮチャンネルＭＯＳトランジスタの閾値電圧を高くすることができる。 - 特許庁

An electrostatic discharge protection circuit is formed of a p-type MOS transistor Qp, an n-type MOS transistor Qn, and a protection resistance R.例文帳に追加

ｐ型ＭＯＳトランジスタＱｐ、ｎ型ＭＯＳトランジスタＱｎおよび保護抵抗Ｒによって静電気放電保護回路が形成される。 - 特許庁

The switched capacitor circuit 41 has a MOS transistor M41, a capacitor C1 and n-type MOS transistors M42, M43.例文帳に追加

スイッチトキャパシタ回路４１は、ＭＯＳトランジスタＭ４１と、キャパシタＣ１と、Ｎ型のＭＯＳトランジスタＭ４２、Ｍ４３とからなる。 - 特許庁

A voltage supply circuit 70 is provided with a resistance element 71, a P channel MOS transistor 72, and N channel MOS transistors 73, 74.例文帳に追加

電圧供給回路７０は、抵抗素子７１と、ＰチャネルＭＯＳトランジスタ７２と、ＮチャネルＭＯＳトランジスタ７３，７４とを備える。 - 特許庁

Each basic cell of the gate array comprises triply arrayed n-type MOS transistors and triply arrayed p-type MOS transistors corresponding thereto.例文帳に追加

そのゲートアレイの基本セルは、Ｎ型の３連のＭＯＳトランジスタと、これに対応するＰ型の３連のＭＯＳトランジスタとからなる。 - 特許庁

Since MOS-FET_Q2 and MOS-FET_Q3 are turned off during a negative polarity period of the N period, a secondary current does not flow to the sub-output side.例文帳に追加

Ｎ周期の負極性期間ではＭＯＳ−ＦＥＴ＿Ｑ２，Ｑ３がオフ状態とされるので、従出力側に二次電流が流れない。 - 特許庁

Since the MOS-FET_Q2 and MOS-FET_Q3 are turned off during a negative polarity period of the N+1 period, the secondary current does not flow to the sub-output side.例文帳に追加

Ｎ＋１周期の負極性期間ではＭＯＳ−ＦＥＴ＿Ｑ２，Ｑ３がオフ状態とされるので、従出力側に二次電流が流れない。 - 特許庁

In each of memory cells, an n-type MOS transistor Q10a or a p-type MOS transistor Q10b is formed corresponding to the stored state.例文帳に追加

各メモリセルには、記憶状態に応じてｎ型ＭＯＳトランジスタＱ１０ａまたはｎ型ＭＯＳトランジスタＱ１０ｂが形成される。 - 特許庁

An inverter circuit 1 includes P-type MOS transistors 10, 11 and two N-type MOS transistors 12, 13 connected in series.例文帳に追加

インバータ回路１は、直列に接続されたＰ型ＭＯＳトランジスタ１０，１１と２個のＮ型ＭＯＳトランジスタ１２，１３とを有する。 - 特許庁