「static cell memory」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

STATIC RANDOM ACCESS MEMORY CELL OF TWO TRANSISTOR AND ITS DRIVING METHOD例文帳に追加

２個トランジスタのスタティックランダムアクセスメモリーセルとその駆動方法 - 特許庁

The power supply voltage supplying means is configured to stop power supplying to the static memory cell in a static memory cell selected state, and to execute power supplying to the static memory cell in a static memory cell unselected state.例文帳に追加

電源電圧供給手段は、スタティックメモリセルが選択された状態でスタティックメモリセルへの電源電圧供給を停止し、スタティックメモリセルが選択されない状態でスタティックメモリセルへの電源電圧供給を実行するよう構成される。 - 特許庁

A plurality of memory cell lines comprise static memory cells which align in one direction.例文帳に追加

複数のメモリセル行が、一方向に並ぶスタティックメモリセルにより構成される。 - 特許庁

A static memory cell connected to word and data lines is used.例文帳に追加

ワード線およびデータ線に接続されたスタティックメモリセルを用いる。 - 特許庁

To provide a nonvolatile static random access memory cell (SRAM).例文帳に追加

不揮発性のスタティックランダムアクセスメモリセルを提供することである。 - 特許庁

The memory cell M00 consists of an SRAM (static random access memory) 4 and FeRAMs (ferroelectric RAMs) 5-0 to 5-n.例文帳に追加

メモリセルＭ００は、ＳＲＡＭ４と、ＦｅＲＡＭ５−０〜５−ｎとからなる。 - 特許庁

To suppress variation in data writing characteristics of a memory cell in a static random access memory.例文帳に追加

スタティックランダムアクセスメモリの、メモリセルのデータの書き込み特性のばらつきを抑制する。 - 特許庁

To optimally adjust the faulty operating margin depending on the memory cell characteristics in a static semiconductor memory.例文帳に追加

スタティック型半導体メモリの動作マージン不良をメモリセル特性に応じて最適に調整する。 - 特許庁

To simply and inexpensively manufacture a resistor for taking a measure against a soft error in an SRAM (Static Random Access Memory) memory cell.例文帳に追加

ＳＲＡＭメモリセルのソフトエラー対策用の抵抗体を簡単且つ安価に提供する。 - 特許庁

To improve data holding characteristic and data write-in characteristic in a static memory cell.例文帳に追加

スタティックメモリセルのデータ保持特性およびデータ書き込み特性を向上する - 特許庁

To use a memory cell having a small number of elements as an SRAM (Static Random Access Memory) by preventing a case where the data are written or read to or from a memory cell and the memory cell is refreshed at the same time.例文帳に追加

メモリセルのデータの書き込み又は読み出しとメモリセルのリフレッシュとが同時に行われることを防止することにより、素子数の少ないメモリセルをＳＲＡＭとして用いる。 - 特許庁

To enlarge the operation margin of a memory cell of a flip-flop type such as a static type random access memory (SRAM).例文帳に追加

スタティック型ランダムアクセスメモリ（ＳＲＡＭ）のようなフリップフロップ型のメモリセルの動作マージンを拡大する。 - 特許庁

To provide a virtual static random access memory device having a function for refreshing data of a memory cell by using a dynamic memory cell and its driving method.例文帳に追加

ダイナミック型メモリセルを使用し、メモリセルのデータをリフレッシュさせる機能を有する仮想型スタティックランダムアクセスメモリ装置及びその駆動方法を提供する。 - 特許庁

A method for controlling a static random access memory device adopting twin cell structure is provided.例文帳に追加

ツインセル構造を採用するスタティックランダムアクセスメモリ装置を制御する方法を提供する。 - 特許庁

To control a source voltage level of a driver transistor for the unit of a memory cell column in a static semiconductor memory device.例文帳に追加

スタティック型半導体記憶装置においてメモリセル列単位で、ドライバトランジスタのソース電圧レベルを制御する。 - 特許庁

To dissolve increase in parasitic capacitance load of word lines or reduction in yield due to wiring particles in a 6-transistor SRAM (static random access memory) memory cell having a horizontal memory cell layout.例文帳に追加

横型メモリセルレイアウトの６トランジスタ型ＳＲＡＭメモリセルにおいて、ワード線の寄生容量負荷の増大や、配線パーティクルによる歩留低下を解消する。 - 特許庁

The PDPRAM (partial dual port random access memory) 20 is composed of a clock synchronization SRAM (static random access memory) interface (IF) 21, a DRAM cell array 22, a dual port DRAM cell array 23, and a DRAM cell array 24.例文帳に追加

ＰＤＰＲＡＭ２０は、クロック同期ＳＲＡＭインタフェース（ＩＦ）２１と、ＤＲＡＭセルアレイ２２と、デュアル・ポートＤＲＡＭセルアレイ２３と、ＤＲＡＭセルアレイ２４とから構成されている。 - 特許庁

To provide a static type semiconductor memory in which a memory cell whose standby current is defective can be detected in an operation test.例文帳に追加

動作テストにおいてスタンバイ電流不良のメモリセルを検出できるスタティック型半導体記憶装置を提供する。 - 特許庁

To initialize a static memory cell at a high speed without increasing the size of a chip and a peak current.例文帳に追加

チップサイズおよびピーク電流を増加することなくスタティックメモリセルを高速に初期化する。 - 特許庁

To provide a static memory cell capable of improving a write margin while suppressing a static noise margin and to provide an SRAM device.例文帳に追加

スタティック・ノイズマージンの劣化を抑えつつライトマージンの向上を図ることができるスタティック型メモリセルおよびＳＲＡＭ装置を提供する。 - 特許庁

To provide a semiconductor memory device having a static type memory cell such as a single end type and capable of performing writing by a column unit.例文帳に追加

シングルエンド方式などのスタティック型メモリセルを有する半導体記憶装置でカラム単位での書き込み等を可能にする。 - 特許庁

The memory cell, whose storage element is an electromagnetic element, is a static writing-and-reading memory which stores data until the data are deleted.例文帳に追加

前記メモリーセルは、電磁気素子を記憶素子とする消去されるまではデータを記憶しているスタティック書き込み読み出しメモリーセルである。 - 特許庁

To provide a semiconductor memory device having a memory cell capable of improving a static noise margin (SNM) when a reading/writing operation.例文帳に追加

読み出し及び書き込み動作時におけるスタティックノイズマージン（ＳＮＭ）を改善できるメモリセルを有する半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device which reduces leakage current and contains a static type memory cell, and also to provide its manufacturing method.例文帳に追加

リーク電流を低減することのできる、スタティック型のメモリセルを含む半導体記憶装置およびその製造方法を提供する。 - 特許庁

To stably read out data by driving a substrate voltage of a transistor of a memory cell in a static semiconductor memory device to a predetermined voltage level at a fast timing, thereby satisfactorily securing a static noise margin.例文帳に追加

スタティック型半導体記憶装置のメモリセルのトランジスタの基板電圧を、早いタイミングで所定電圧レベルに駆動し、スタティック・ノイズ・マージンを十分に確保し、安定にデータの読出を行なう。 - 特許庁

To improve write-in characteristic operations of a static type memory cell and to improve the lower limiting voltage characteristic and stability.例文帳に追加

スタティック型メモリセルの書込特性動作を改善、および下限電圧特性および安定性を向上する。 - 特許庁

To provide a static type semiconductor memory where a standby current is suppressed and replacement for relieving can be performed even if a fault occurs in the memory cell.例文帳に追加

欠陥メモリセルが発生しても、スタンバイ電流を抑制して置換救済が可能なスタティック型の半導体記憶装置を提供する。 - 特許庁

To increase variation rate of bit line amplitude by reducing interference between bit lines at the time of read-out of memory cell data in a static type semiconductor memory.例文帳に追加

スタティック型半導体記憶装置においてメモリセルデータ読出時のビット線間干渉を低減し、ビット線振幅の変化速度を高速化する。 - 特許庁

A semiconductor memory device (31) includes a static type memory cell (MC), word lines (WL1 to WLm), and bit lines (BL1,/BL1 to BLn,/BLn).例文帳に追加

半導体記憶装置（３１）は、スタティック型のメモリセル（ＭＣ）と、ワード線（ＷＬ１〜ＷＬｍ）と、ビット線（ＢＬ１，／ＢＬ１〜ＢＬｎ，／ＢＬｎ）とを含む。 - 特許庁

To further reduce a cell area when a semiconductor device has static memory cells.例文帳に追加

スタティック型のメモリセルを有する半導体記憶装置において、セル面積を従来よりも一層縮小化できるようにする。 - 特許庁

The power-supply node of the static memory cell is connected to a first power supply voltage via a power supply voltage supplying means.例文帳に追加

スタティックメモリセルの給電ノードは、電源電圧供給手段を介して第１の電源電圧に接続される。 - 特許庁

To attain high speed reading in by preventing data reading from being impossible at the time of composing an SRAM(static random access memory) circuit by a four-transistor memory cell.例文帳に追加

４ＴｒメモリセルでＳＲＡＭ回路を構成時に、データの読み出し不能を未然に防止し、高速な読み出しを可能にしたＳＲＡＭ回路の提供。 - 特許庁

To detect minute defect existing in a PMOS load transistor of an SRAM (Static Random Access Memory) memory cell without extremely increasing circuit area and at high speed.例文帳に追加

回路面積を極端に増大させることなく、かつ高速に、ＳＲＡＭメモリセルのＰＭＯＳ負荷トランジスタに存在する微小欠陥を検出すること。 - 特許庁

The device has a memory cell array having a plurality of CMOS static type memory cells provided at the intersections of a plurality of word lines and a plurality of complementary bit lines.例文帳に追加

複数のワード線と複数の相補ビット線の交差部に設けられた複数のＣＭＯＳスタティック型メモリセルを有するメモリセルアレイを有する。 - 特許庁

An address selection circuit selects a static type memory cell in the memory array and a signal transmission path between the memory array and the data I/O circuit.例文帳に追加

アドレス選択回路は、上記メモリアレイにおける上記スタティック型メモリセルの選択及び上記メモリアレイと上記データ入出力回路との間の信号伝達経路の選択を行う。 - 特許庁

To provide a semiconductor device, capable of reducing wiring layers necessary for a SRAM (static random access memory) cell, and to provide the designing method of the same.例文帳に追加

ＳＲＡＭセルに必要な配線層を減らすことができる半導体装置及びその設計方法を提供すること。 - 特許庁

The data storage circuit includes at least one static latch circuit and a plurality of dynamic latch circuits when setting 2^k threshold voltage (k is a natural number equal to 3 or more) in each memory cell in the memory cell array.例文帳に追加

データ記憶回路は、メモリセルアレイ内の各メモリセルに２^ｋ個（ｋは３以上の自然数）の閾値電圧を設定する場合、少なくとも１つのスタティックラッチ回路と、複数のダイナミックラッチ回路を有している。 - 特許庁

To provide a high voltage generator being suitable for adopting to a semiconductor memory which has a memory cell refreshing stored data, in which a refresh-function is performed internally and which is operated with timing conditions such as that of a SRAM(static random access memory) product, and a high voltage supply method.例文帳に追加

貯蔵されたデータをリフレッシュすべきメモリセルをもち、内部的にリフレッシュ機能を行いながら、外部的にはSRAM（static random access memory）製品のようなタイミング条件で動作する半導体メモリ装置に採用するに適合した高電圧発生器及び高電圧供給方法を提供するにある。 - 特許庁

A dummy memory cell 3 of this SPRAM (Static Random Access Memory) is formed by replacing P channel MOS transistors (TRs) 21 and 22 for loading a normal memory cell 2 with N channel MOS TRs 27 and 28, applying a power source potential VDD to a memory node N2 and applying the ground potential GND to the source of the MOS TR 27.例文帳に追加

このＳＲＡＭのダミーメモリセル３は、正規のメモリセル２の負荷用のＰチャネルＭＯＳトランジスタ２１，２２をＮチャネルＭＯＳトランジスタ２７，２８で置換し、記憶ノードＮ２に電源電位ＶＤＤを与え、ＮチャネルＭＯＳトランジスタ２７のソースに接地電位ＧＮＤを与えたものである。 - 特許庁

To suppress an increase in subthreshold voltage and a reduction in voltage margin accompanying a low-voltage operation of a static memory cell composed of a MOS transistor.例文帳に追加

ＭＯＳトランジスタから成るスタティックメモリセルの低電圧動作に伴うサブスレッショルド電流の増加と電圧マージンなどの低下を抑制する。 - 特許庁

To perform evaluation of asymmetry of operation of transistors constituting a SRAM memory cell without calculating a static noise margin in a short time easily.例文帳に追加

ＳＲＡＭメモリセルを構成するトランジスタ動作の非対称性の評価を、スタティックノイズマージンを算出することなく、短時間でかつ容易に行う。 - 特許庁

The semiconductor memory including a static type memory cell is provided with an inter-layer insulation layer 16 having a hole 30b on a surface and a capacitor 31.例文帳に追加

本発明の半導体記憶装置は、スタティック型のメモリセルを含む半導体記憶装置であって、表面に孔３０ｂを有する層間絶縁層１６と、キャパシタ３１とを備えている。 - 特許庁

In a memory device having a static memory cell wherein a first conductive transistor is formed in a second conductive well and a second conductive transistor is formed in a first conductive well, the second conductive well and the first conductive well are separated every number of the memory cell.例文帳に追加

第２導電型のウエルに第１導電型のトランジスタが形成され、第１導電型のウエルに第２導電型のトランジスタが形成されるスタティック型メモリセルを有するメモリ装置において、第２導電型のウエル及び第１導電型のウエルをメモリセル数毎に分離する。 - 特許庁

This device is provided with a low potential supply circuit SUPG shifting a power source potential or a ground potential of a memory cell array MARY1 in a static operation mode such as a read-write mode or the like.例文帳に追加

リード・ライトモードなどの静的動作モードにおいてメモリセルアレイＭＡＲＹ１の電源電位または接地電位をシフトさせる低電位供給回路ＳＵＰＧを備える。 - 特許庁

In a pair of transfer transistors T1, T2 of a static memory cell, one and the other of source and drain are connected to complementary input/output nodes ND1, ND2 of latch and to bit lines in pairs individually.例文帳に追加

スタティックメモリセルの一対の転送トランジスタは、ソース・ドレインの一方および他方をラッチの相補の入出力ノードと一対のビット線とにそれぞれ接続している。 - 特許庁