「static margin」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a static semiconductor memory in which a write-in margin can be taken.例文帳に追加

書込みマージンを取ることができるスタティック型半導体記憶装置を提供する。 - 特許庁

To prevent write disturb and read disturb even when a static noise margin is small.例文帳に追加

スタティックノイズマージンが小さい場合においても、ライトディスターブおよびリードディスターブを防止する。 - 特許庁

To realized both improvement in a static noise margin and improvement in a level in writing.例文帳に追加

スタティックノイズマージンの改善と書き込みレベルの改善とを同時に実現できるようにする。 - 特許庁

To provide an SRAM (Static Random Access Memory) which has low power consumption and is operated by low voltage of 1 V or less while securing static noise margin.例文帳に追加

スタティックノイズマージンを確保して、低消費電力で、かつ、１Ｖ以下の低電圧で動作するＳＲＡＭを提供する。 - 特許庁

To optimally adjust the faulty operating margin depending on the memory cell characteristics in a static semiconductor memory.例文帳に追加

スタティック型半導体メモリの動作マージン不良をメモリセル特性に応じて最適に調整する。 - 特許庁

To provide a semiconductor device in which improvement of write-in margin is achieved without deteriorating static noise margin while suppressing physical increment of circuit scale.例文帳に追加

スタティックノイズマージンを劣化させずに書き込みマージンを向上させることを回路規模の物理的な増大を抑制して達成する半導体装置を提供する． - 特許庁

To enlarge the operation margin of a memory cell of a flip-flop type such as a static type random access memory (SRAM).例文帳に追加

スタティック型ランダムアクセスメモリ（ＳＲＡＭ）のようなフリップフロップ型のメモリセルの動作マージンを拡大する。 - 特許庁

To improve static noise margin even when there are variation in transistor characteristic and operating environment.例文帳に追加

トランジスタ特性のばらつきや動作環境の変化があっても、スタティックノイズマージンを改善することができるようにする。 - 特許庁

To operate an SRAM (static random access memory) circuit at a state that an operation margin is reduced, particularly in a low power source voltage state by increasing or optimizing the operation margin of the SRAM circuit.例文帳に追加

ＳＲＡＭ回路の動作マージンを増加または最適化し、動作マージンが下がった状態とくに低電源電圧状態でＳＲＡＭ回路を動作させる。 - 特許庁

To provide a static semiconductor memory device which can easily optimize the operation timing and has a high operation margin.例文帳に追加

動作タイミングを容易に最適化することができ、動作マージンが高いスタティック型半導体記憶装置を提供する。 - 特許庁

To stably read out data by driving a substrate voltage of a transistor of a memory cell in a static semiconductor memory device to a predetermined voltage level at a fast timing, thereby satisfactorily securing a static noise margin.例文帳に追加

スタティック型半導体記憶装置のメモリセルのトランジスタの基板電圧を、早いタイミングで所定電圧レベルに駆動し、スタティック・ノイズ・マージンを十分に確保し、安定にデータの読出を行なう。 - 特許庁

To provide a semiconductor memory device having a memory cell capable of improving a static noise margin (SNM) when a reading/writing operation.例文帳に追加

読み出し及び書き込み動作時におけるスタティックノイズマージン（ＳＮＭ）を改善できるメモリセルを有する半導体記憶装置を提供する。 - 特許庁

To suppress an increase in subthreshold voltage and a reduction in voltage margin accompanying a low-voltage operation of a static memory cell composed of a MOS transistor.例文帳に追加

ＭＯＳトランジスタから成るスタティックメモリセルの低電圧動作に伴うサブスレッショルド電流の増加と電圧マージンなどの低下を抑制する。 - 特許庁

To perform evaluation of asymmetry of operation of transistors constituting a SRAM memory cell without calculating a static noise margin in a short time easily.例文帳に追加

ＳＲＡＭメモリセルを構成するトランジスタ動作の非対称性の評価を、スタティックノイズマージンを算出することなく、短時間でかつ容易に行う。 - 特許庁

To provide a multiport semiconductor memory device capable of sufficiently securing a static noise margin (SMN) and reducing a memory size.例文帳に追加

スタティックノイズマージン（ＳＮＭ）を十分に確保するとともにメモリセルサイズも縮小することが可能なマルチポートの半導体記憶装置を提供する。 - 特許庁

To provide a technology for ensuring both an SNM and a write margin simultaneously in a semiconductor device having static memory cells.例文帳に追加

スタティック型メモリセルを有する半導体装置において、ＳＮＭとライトマージンの両方を同時に確保することができる技術を提供する。 - 特許庁

To provide a semiconductor integrated circuit apparatus provided with a static type RAM in which both SNM and margin can be realized even in low power source voltage.例文帳に追加

低電源電圧でもＳＮＭと書き込みマージンを両立させることができるスタティック型ＲＡＭを備えて半導体集積回路装置を提供する。 - 特許庁

To provide a semiconductor device, in which an REP(resistive field plate) effect can be validly used in a junction terminal structure, and a sufficient margin can be obtained for both static breakdown voltage characteristics and dynamic breakdown voltage characteristics.例文帳に追加

接合終端構造において有効にＲＦＰ効果を利用でき、静耐圧特性、動耐圧特性両者に充分なマージンを得る高耐圧型半導体装置を提供する。 - 特許庁

To provide a driving device for image forming device of the latent image transfer type in which the load on a drive motor is suppressed by reducing the static torque and in which the torque margin at the driving time is optimized simultaneously.例文帳に追加

静トルクを低減させて駆動モータへの負荷を抑えると共に、駆動時のトルクマージンの最適化を図ることができる潜像転写式の画像形成装置の駆動装置を提供する。 - 特許庁

To provide a semiconductor memory in which reduction of a static noise margin accompanying voltage drop of power source voltage can be suppressed and the degree of integration of a circuit can be improved, and its method of reading stored data.例文帳に追加

電源電圧の低電圧化に伴うスタティックノイズマージンの低下を抑制できるとともに、回路の集積度を向上させることができる半導体記憶装置と、その記憶データ読み出し方法を提供する。 - 特許庁

To provide a semiconductor memory device and an operation method thereof for reducing influence of variation in transistor characteristics, securing a margin for data writing operation, and stably operating a static memory cell at a low voltage.例文帳に追加

トランジスタ特性バラツキの影響を低減し、かつデータ書き込み動作マージンを確保するができ、スタティックメモリセルを低電圧で安定動作させることが可能な半導体記憶装置およびその動作方法を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor storage device which improves a data readout margin to a dynamic/static imprint phenomenon of ferroelectric memory which forms a ROM (Read Only Memory), and to provide a semiconductor storage device.例文帳に追加

ＲＯＭを形成する強誘電体メモリのダイナミック／スタティック・インプリント現象に対するデータ読み出しマージンを改善することのできる半導体記憶装置の製造方法および半導体記憶装置を提供する。 - 特許庁

At the time of read, for example, when stored data has to be held while a word line WL is set to a high level, the transistor Qp 13 is turned off, and the drive capability of a transistor pair (Qn 11 and Qn 12) is lowered to improve a static noise margin.例文帳に追加

例えば読み出し時など、ワード線ＷＬをハイレベルに設定しながらも記憶データの保持が必要な場合は、トランジスタＱｐ１３をオフし、トランジスタ対（Ｑｎ１１，Ｑｎ１２）の駆動能力を下げて、スタティック・ノイズマージンを向上させる。 - 特許庁

To provide a semiconductor memory including flip-flop type memory cells such as 1-port SRAM or 2-port SRAM in which read and write operations are simultaneously performed, wherein a static noise margin and a write level are simultaneously improved.例文帳に追加

１ポートＳＲＡＭや、読出しおよび書込みの動作が同時に行なわれる２ポートＳＲＡＭのようなフリップフロップ型メモリセルを備えた半導体記憶装置において、スタティックノイズマージンの改善と書き込みレベルの改善とを同時に実現できるようにする。 - 特許庁

To provide an SRAM (Static Random Access Memory) which can reduce a memory cell area effectively while ensuring a margin for mask misregistration or the like in the formation of a gate wiring and a contact hole or the like.例文帳に追加

ゲート配線やコンタクトホール等の形成の際のマスクずれ等に対するマージンを確保しながら、メモリセル面積を効率的に縮小することが可能なＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を提供する。 - 特許庁

To provide a liquid crystal display, having a GIP (Gate-In-Panel) structure, where a static protection circuit of signal lines for applying various signals from a timing controller to a GIP-gate driver is formed, on the side of a GIP dummy gate driver, and thereby can secure a seal margin.例文帳に追加

タイミングコントローラからＧＩＰゲートドライバに各種信号を印加する信号ラインの静電気防止回路部を、ＧＩＰダミーゲートドライバの側に形成し、シールマージンを確保することができるＧＩＰ構造の液晶表示装置を提供する。 - 特許庁

To provide a static semiconductor storage device capable of preventing malfunction of a semiconductor storage device by ensuring the margin between a power source voltage level of data latched by a memory cell which is to be caused by high resistance of a ground voltage line in the case of low voltage operation and a ground voltage level.例文帳に追加

低電圧の動作時に接地電圧ラインの高抵抗によるメモリセルにラッチされたデータの電源電圧レベルと接地電圧レベル間のマージンを確保して、半導体メモリ装置の誤動作を防止し得るスタチック半導体メモリ装置を提供する。 - 特許庁

When activating a word line 30 in afterward reading, since the bit line pair 31, 32 are put in a state that the potentials become an intermediate voltage lower than the power source voltage, the current driving capability of the access transistors 11, 21 are virtually reduced and a static noise margin of a memory cell 10 increases.例文帳に追加

その後の読み出しにおいてワード線３０を活性化する際、ビット線対３１，３２は電源電圧よりも低い中間電位となった状態のため、アクセストランジスタ１１，２１の電流駆動能力が見かけの上で下がり、メモリセル１０のスタティックノイズマージンが大きくなる。 - 特許庁

In a holding period of stored data, each pair of bit line (bj, bjB) is made pull-up to power source voltage by a bit line voltage control section 4, but a static noise margin at read-out is improved by boosting this pull-up voltage to higher voltage than power source voltage in reading stored data.例文帳に追加

記憶データの保持期間において、各ビット線対（ｂｊ，ｂｊＢ）はビット線電圧制御部４により電源電圧にプルアップされているが、記憶データの読み出し時において、このプルアップ電圧が電源電圧よりも高い電圧に昇圧されることにより、読み出し時のスタティックノイズマージンが改善される。 - 特許庁