「test pad」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The first test pad is set in the test pad arranging layer in the searched unoccupied area by the first test pad setting means 13.例文帳に追加

そして、第１テストパッド設定手段１３により、探索した空き領域におけるテストパッド配置層に第１テストパッドが設定される。 - 特許庁

TEST PAD, SUBSTRATE, AND METHOD FOR TESTING SUBSTRATE例文帳に追加

テスト用パッド、基板、及び基板の試験方法 - 特許庁

The area of a test pad 54 is reduced to the bonding pad 53.例文帳に追加

ボンディングパッド５３に対してテストパッド５４の面積を小さくする。 - 特許庁

When no test voltages are being applied to the test pad of the bond pad extension, the electric circuit arrangement disconnects the test pad from the associated electric components.例文帳に追加

ボンド・パッド延長部のテスト・パッドにテスト電圧が印加されていないときは、電気回路構成は、関連する電気的構成要素からテスト・パッドを切断する。 - 特許庁

Since the test pad of the bond pad extension is disconnected from the electric components when not tested, the test pad of the bond pad extension test does not give any additional parasitic effects to the corresponding electric circuit device.例文帳に追加

テストしないとき、電気的構成要素からボンド・パッド延長部のテスト・パッドを切断できるので、ボンド・パッド延長部のテスト・パッドは、対応する電気回路デバイスに付加的な寄生効果を与えない。 - 特許庁

An electric circuit arrangement automatically detects when a test voltage is applied to the test pad of the bond pad extension, then connects the test pad of the bond pad extension in response to the detection of the applied test voltage.例文帳に追加

電気回路構成は、ボンド・パッド延長部のテスト・パッドにテスト電圧が印加されたときにそのことを自動的に検出し、その後、印加されたテスト電圧の検出に応答してボンド・パッド延長部のテスト・パッドを接続する。 - 特許庁

VEHICLE BENCH TEST SYSTEM, AND ROTATION CONTROL PAD FOR VEHICLE BENCH TEST SYSTEM例文帳に追加

車両台上試験装置及び車両台上試験装置用回転制御パッド - 特許庁

A test data voltage is applied to the data lines through a data pad.例文帳に追加

データパッド部は、データラインに検査用データ電圧を印加する。 - 特許庁

A test pad addition part 2 adds a test pad for sampling and applying electrical signal to the layout pattern to form an additional layout pattern.例文帳に追加

テストパッド付加部２は、上記レイアウトパターンに、電気信号サンプリング／印加するテストパッドを付加し、付加レイアウトパターンとする。 - 特許庁

To provide a film attachment and test device for fully automating the film attachment and test of a touch pad.例文帳に追加

タッチパッドの貼膜及び検査を全自動で行う貼膜及び検査装置を提供する。 - 特許庁

To provide a multilayer printed board capable of preventing the generation of a short circuit between a test pad and an inner electrode even when an inspection probe is stuck into the test pad.例文帳に追加

検査プローブがテストパッドに刺さってもテストパットと内部電極は短絡を起こさない多層プリント基板を提供する。 - 特許庁

To secure contact points for an in-circuit test of a test probe on a printed board without executing the additional design of a test pad.例文帳に追加

テストパッドの追加設計せずにプリント基板上におけるテストプローブのインサーキットテスト用の接触ポイントを確保する。 - 特許庁

A flash memory 101 is set to a test mode by setting a test pad TP to a L level.例文帳に追加

テストパッドＴＰをＬレベルに設定することによってフラッシュメモリ１０１はテストモードにセットされる。 - 特許庁

ADSORPTION PAD, ADSORPTION HAND AND IC TEST HANDLER PROVIDED WITH THEM例文帳に追加

吸着パット、吸着ハンドおよびこれらを備えたＩＣテストハンドラ - 特許庁

To provide a pad unit having a test logic circuit for a chain test having a noise reduction function, and a method of driving a system with the usage of the pad unit having the test logic circuit.例文帳に追加

ノイズ除去機能を有する鎖テストのためのテストロジック回路が付加されたパッドおよびテストロジック回路が付加されたパッドを用いるシステムの駆動方法を提供する。 - 特許庁

The integrated circuit chip includes a test pad, a test element group coupled to the test pad, and a plurality of bonding pads each coupled to corresponding inner circuits.例文帳に追加

本発明による集積回路チップは、テストパッド、前記テストパッドに連結されたテスト素子グループ、及び対応する内部回路に各々連結される複数のボンディングパッドを含む。 - 特許庁

To make it unnecessary to provide any test pad for inputting an electric signal or test mode control register, and to control plural test modes in an integrated circuit device having plural test modes.例文帳に追加

複数のテストモードを有する集積回路装置に於いて、電気的信号を入力するためのテストパッド、テストモード制御レジスタ等を不要にする。 - 特許庁

The semiconductor element 30 is connected to the pad 303 and a test dedicated pad 903, respectively.例文帳に追加

半導体素子３０は、パッド３０３、テスト専用パッド９０３のそれぞれに電気的に接続される。 - 特許庁

A voltage-applying pad 27 and a grounding voltage applying pad 28 of a protective diode 26 are provided lying side by side with a test pad 22.例文帳に追加

検査用パッド２２と並んで、保護ダイオード２６の電圧印加用パッド２７と接地電圧印加用パッド２８が設けられている。 - 特許庁

Wiring 3a, 3b and a test pad 4a are formed on a tape substrate 1, a test pad 4b is formed on the rear side of the tape substrate 1, and the test pad 4b is connected through a via 3c to the wiring 3b.例文帳に追加

テープ基板１上に配線３ａ、３ｂおよびテストパッド４ａを形成するとともに、テープ基板１の裏面にテストパッド４ｂを形成し、ビア３ｃを介してテストパッド４ｂを配線３ｂに接続する。 - 特許庁

Extraction wiring 3 to a test pad 2 is shielded by shield wiring.例文帳に追加

また試験パッド２までの引き出し配線３をシールド配線でシールドする。 - 特許庁

A micro-bump pad (a first pad 21) for data input/output is arranged in a connection path between the test pad (second pad 22) used for testing a semiconductor device and an internal circuit 23.例文帳に追加

半導体装置のテストのためのテストパッド（第２パッド２２）と内部回路２３との接続経路に、データ入出力のためのマイクロバンプパッド（第１パッド２１）が配置されている。 - 特許庁

When the test is to be performed, the probe of a test device should be directly brought into contact with the test pad 31-2.例文帳に追加

そして、テスト時にはテストパッド３１−２に直接テスト装置のプローブを接触させることにより行うことを特徴としている。 - 特許庁

A test pad 7 (second test pad) is connected commonly to the bases (control terminals) of the plurality of transistors 4 via wiring 6 which passes through the dicing line 3.例文帳に追加

複数のトランジスタ４のベース（制御端子）に、ダイシングライン３内を通る配線６を介して、共通にテストパッド７（第２テストパッド）が接続されている。 - 特許庁

A first string of pads CL1 includes a pad P1U used for a first test, a pad P1UL with a long side used for tests, and pads P1N not used for the first test.例文帳に追加

第１パッド列ＣＬ１は、第１テスト時使用パッドＰ１Ｕと、テスト時使用長辺パッドＰ１ＵＬと、第１テスト時未使用パッドＰ１Ｎとを含む。 - 特許庁

SYSTEM AND METHOD FOR FACILITATING TEST FOR PAD-DRIVER OF INTEGRATED CIRCUIT EASY例文帳に追加

集積回路のパッド・ドライバのテストを容易にするためのシステムおよび方法 - 特許庁

SYSTEM AND METHOD FOR FACILITATING TEST OF PAD RECEIVER OF INTEGRATED CIRCUIT例文帳に追加

集積回路のパッド受信器のテストを容易にするためのシステム及び方法 - 特許庁

TAPE PACKAGE IN WHICH TEST PAD IS FORMED IN REAR FACE AND ITS INSPECTING METHOD例文帳に追加

テスト用パッドが裏面に形成されたテープパッケージ及びその検査方法 - 特許庁

Furthermore, each test pad 1 is connected with respective switch circuits 3A-3D of semiconductor chips 10 contiguous to each other while holding each test pad 1 in-between.例文帳に追加

さらに、各テストパッド１に、各テストパッド１を挟んで互いに隣接する半導体チップ１０のそれぞれのスイッチ回路３Ａ〜３Ｄを接続している。 - 特許庁

As another test method, various different voltages are applied to the test pad 2 to detect a current value.例文帳に追加

また別の試験方法として、試験パッド２にそれぞれ異なる電圧を印加して電流値を検出する。 - 特許庁

To provide a test method and a test system of a semiconductor integrated circuit capable of easily testing contact between a test probe and a pad.例文帳に追加

テスト用のプローブとパッドとの接触を容易にテストすることが可能な半導体集積回路のテスト方法およびテストシステムを提供する。 - 特許庁

At the time of a test mode, the comparator 4 performs feedback control so that boosting voltage is equalized to test voltage supplied to a test voltage pad.例文帳に追加

テストモード時には、コンパレータ４は、昇圧電圧がテスト電圧パッドに供給されるテスト電圧に等しくなるように帰還制御を行う。 - 特許庁

A test pad 14 of the bond pad extension is removably coupled to one of electric components of the electric circuit device 22, such as a bond pad 12.例文帳に追加

ボンド・パッド延長部のテスト・パッド１４は、電気回路デバイス２２の電気的構成要素のうちの１つ、例えばボンド・パッド１２に取り外し可能に結合される。 - 特許庁

To ensure alloying between an electrode pad and a metal ball or a metal protrusion arranged on the electrode pad without arranging the electrode pad for a test.例文帳に追加

テスト用電極パッドを設けることなく、電極パッドと該電極パッドの上に設ける金属ボール又は金属突起との合金化を確実に図れるようにする。 - 特許庁

A test pad P13 is provided on one end of the breakage detection wiring 12.例文帳に追加

そして、破損検出用配線１２の一端に、テスト用パッドＰ１３を設ける。 - 特許庁

To secure an I/O pad for a test having a size same to an I/O pad used usually, on a circuit chip as required.例文帳に追加

通常使用時のＩ／Ｏパッドと同じサイズのテスト用Ｉ／Ｏパッドを、必要なだけ回路チップ上に確保する。 - 特許庁

The semiconductor device 11 is provided with a separating means 18 for preventing the short-circuit of an inner circuit 15 and the test pad 16 between the inner circuit 15 and the test pad 16, whereby the short-circuit of the inner circuit 15 and the test pad 16 can be prevented.例文帳に追加

本発明の半導体装置１１は、内部回路１５とテストパッド１６との間に、内部回路１５とテストパッド１６との短絡を防ぐ分離手段１８を設けているので、内部回路１５とテストパッド１６との短絡が防がれる。 - 特許庁

Therefore, a leak current is not made to flow in a boosting circuit even if a test voltage pad is cut off after finish of a test.例文帳に追加

したがって、テスト終了後にテスト電圧パッドを切断しても、昇圧回路にリーク電流が流れなくなる。 - 特許庁

At least one of the pad P1UL with a long side used for tests, the pad P1N not used for the first test, and a region with no pad of the first string of pads CL1 is so arranged as to face the pad P2U of the second string of pads CL2 which is used for the second test.例文帳に追加

第２パッド列ＣＬ２の第２テスト時使用パッドＰ２Ｕに対向するように、第１パッド列ＣＬ１のテスト時使用長辺パッドＰ１ＵＬ、第１テスト時未使用パッドＰ１Ｎ、およびパッドなし領域の少なくとも１つが配置されている。 - 特許庁

The pad P1U of the first string of pads CL1 which is used for the first test is so arranged as to face the pad P2N of the second string of pads CL2 which is not used for the second test.例文帳に追加

第２パッド列ＣＬ２の第２テスト時未使用パッドＰ２Ｎに対向するように第１パッド列ＣＬ１の第１テスト時使用パッドＰ１Ｕが配置されている。 - 特許庁

The arrangement region of a test pad used for inspection can be optimized by arranging an input test pad 20a at a pattern region adjacent to the space area of the arrangement region (group 21) of an output test pad 10, thus miniaturizing the semiconductor package.例文帳に追加

出力テストパッド１０の配置領域（グループ２１）の空き領域に隣接するパターン領域の入力テストパッド２０ａを配置することにより、検査時に用いるテストパッドの配置領域を最適化できるため、半導体パッケージの小型化を図ることができる。 - 特許庁

Voltage supplied to the first external pad during a test is different from second voltage.例文帳に追加

テスト時に第１の外部パッドに供給される電圧は、第２の電圧とは異なる。 - 特許庁

To restrain the peeling of an electrode pad by suppressing stress concentration in a loop pull test.例文帳に追加

ループプル試験時に応力集中を抑制し、電極パッドの剥がれを抑制する。 - 特許庁

Each of the plurality of leads 30 has a test pad 33 at a position other than both ends thereof.例文帳に追加

複数のリード３０の各々は、その両端以外の位置にテストパッド部３３を有する。 - 特許庁

To provide a COF (chip on film) substrate having no local tapering of a wiring in a test pad portion.例文帳に追加

テストパッド部での配線の局部的細りをなくしたＣＯＦ基板を提供する。 - 特許庁