「thin film interconnect」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

METHOD FOR DEPOSITING ULTRA THIN LOW RESISTIVITY TUNGSTEN FILM FOR SMALL CRITICAL DIMENSION CONTACT AND INTERCONNECT例文帳に追加

小臨界次元の接点装置及び相互接続子用の超薄低抵抗タングステンフィルムの堆積方法 - 特許庁

To provide a semiconductor device having an interconnect contact structure capable of protecting a thin film resistor from moisture.例文帳に追加

この発明は、薄膜抵抗体を水分から保護することができる配線コンタクト構造を備えた半導体装置を提供することを目的とする。 - 特許庁

To provide a method where a thin film resistor is incorporated into an integrated circuit containing a copper interconnect formed by using a dual damascene structure.例文帳に追加

二重ダマシン構造を使用して形成された銅インターコネクトを含む集積回路内に薄膜レジスターを組み入れる方法を提供する。 - 特許庁

A semiconductor film existing in the border region between the semiconductor film of roughly belt-shaped crystal and semiconductor film other than this is utilized as an interconnect line and/or a resistor connected to a thin film transistor using the semiconductor film of the roughly belt-shaped crystal.例文帳に追加

略帯状結晶の半導体膜とそれ以外の半導体膜との間の境界領域に存在する半導体膜を、略帯状結晶の半導体膜を用いた薄膜トランジスタに接続される配線及び/又は抵抗として利用する。 - 特許庁

To provide a semiconductor device in which the interconnect line of a thin film device can be prevented from short-circuiting while reducing the increase of the parasitic capacitance when the thin film device (semiconductor device) is constituted by pasting a micro tile-like element onto a substrate, and to provide its manufacturing method and an electronic apparatus.例文帳に追加

基板上に微小タイル状素子を貼り付けて薄膜デバイス（半導体装置）を構成する場合に、その薄膜デバイスについての配線が短絡すること及び寄生容量が増大することを低減できる半導体装置、半導体装置の製造方法及び電子機器を提供する。 - 特許庁

To provide a thin film that has uniform thickness and superior step coverage in narrow holes, and is suitable for electronic interconnect in microelectronics and magneto resistance in magnetic information storage devices.例文帳に追加

マイクロエレクトロニクスにおける電子的連結及び磁気情報記録装置における磁気抵抗に好適な、均一な厚さを有しかつ細孔での優れたステップカバレッジを有する薄膜を提供する。 - 特許庁

To provide an interconnect line with enhanced adhesiveness and excellent conductivity and its forming method, and a thin film transistor substrate formed using this and its manufacturing method.例文帳に追加

接着性が向上し、伝導性に優れた配線及びその形成方法とこれを用いて形成された薄膜トランジスタ基板及びその製造方法を提供する。 - 特許庁

A pulse or an AC signal is applied between the connecting interconnect 19 and the primary electrode 12 so that an output current output from the optical sensing element 10 changes in response to an amount of light incident upon the photoelectric conversion semiconductor thin-film 14.例文帳に追加

接続配線１９と第１電極１２との間にパルスや交流の信号が印加されて、光感知素子１０から出力される出力電流が、光電変換半導体薄膜１４への入射光量に応じて変化する。 - 特許庁

In the apparatus, a cable and interconnect design includes a substrate containing discrete sensors in a plurality of cavities or a plurality of thin film sensors deposited throughout the substrate surface.例文帳に追加

複数の空洞内の個別のセンサか、又は、基板表面に蒸着される複数の薄膜センサを含む基板を備える、ケーブルと相互接続部のデザインである。 - 特許庁

To provide a sputtering target for forming a seed layer becoming an underlying layer when a thin film becoming an interconnect line in a semiconductor device, e.g. an LSI, is formed by plating, and to provide a seed layer formed by using that target.例文帳に追加

ＬＳＩなどの半導体装置における配線となる薄膜をメッキにより形成する際の下地層となるシード層形成用スパッタリングターゲットおよびそのターゲットを用いて形成したシード層に関するものである。 - 特許庁

The thin film transistor device is provided with a plurality of integrated circuit blocks 1 and 2 composed of TFTs, and matrix interconnects 3, 4, 5 and 6 intersecting one another in meshes so as to interconnect those integrated circuit blocks.例文帳に追加

薄膜トランジスタ装置において、ＴＦＴにより構成した複数の集積回路ブロック１，２と、これらの集積回路ブロックを相互に接続するための網目状に交差したマトリックス配線３、４、５、６を設ける。 - 特許庁

To provide a thin film capacitor which can enhance precision and stability of the capacitance in fabrication even if displacement occurs in the horizontal direction between the first interconnect and the second electrode.例文帳に追加

第一配線と第二電極との間に水平方向の位置ずれが発生した場合であっても、製造における容量の精度及び安定性を向上させることが可能な薄膜コンデンサを提供する。 - 特許庁

To reduce the size of an element chip 45 and to reduce the fabrication cost of a thin film transistor type display in which a thin film transistor 44 is formed on a first substrate, interconnect lines are formed on a second substrate, and the element chip 45 including one or more thin film transistors 44 is stripped from the first substrate and transferred onto the second substrate.例文帳に追加

本発明の目的は、第１基板上に薄膜トランジスタ４４を形成し、第２基板上に配線を形成し、第１基板上から薄膜トランジスタ４４をひとつ以上含む素子チップ４５を剥離し、第２基板上へ転写する、薄膜トランジスタ型表示装置において、素子チップ４５のサイズを削減し、製造コストを低減することである。 - 特許庁

The interconnect structure of the leadframe includes a plurality of leads 10 and 10', an insulation thin film 20 disposed on a first surface of some leads, a plurality of openings 22 formed in the insulation film to expose of the first surface of some leads, and at least one conductive element 30 selectively connecting the insulation thin film to the exposed part of the leads electrically.例文帳に追加

リードフレームの内部接続構造は、複数のリード１０、１０’と、一部のリードの第一表面に設置される絶縁薄膜２０と、絶縁薄膜上に設置されて、一部のリードの第一表面を露出する複数の開口２２と、絶縁薄膜を露出するリードに選択的に電気的接続される少なくとも一つの導電素子３０と、からなる。 - 特許庁

The multichip module is formed while including a step for forming a thin film polymer interconnect structure having a pair of a side face arranged on a silicon substrate having an active or passive device and a side face on which a computer chip is fixed.例文帳に追加

能動または受動デバイスを有するシリコン基板上に配置された側面と、コンピュータチップが上に取付けられた側面という一対の側面を持つ薄膜ポリマー相互接続構造を形成する段階を含んでマルチチップモジュールを形成する。 - 特許庁

In the patterning process of the thin film transistor 44, holographic exposure and a tracking focus system is employed, design rule of 1.0 μm or less is employed, and only a polysilicon layer 41 and a first metal layer 42 are employed as the interconnect lines of the element chip 45.例文帳に追加

薄膜トランジスタ４４のパターニング工程で、ホログラフィック露光や追尾フォーカスシステムを用い、１．０μｍ以下の設計ルールを用い、素子チップ４５の配線として、多結晶シリコン層４１と第１の金属層４２のみを用いる。 - 特許庁

The display device has a heat conductive layer 310 on the plastic substrate 100, and a smooth layer 301 is formed thereon to bond the lower side contact layer 113 of a thin film LED 102 on the smooth layer 301, and an interconnect wiring 308 is connected to the protruded side of the contact layer 113.例文帳に追加

プラスチック基板１００上に熱伝導層３１０を設け、その上に平滑層３０１を設けて平滑層３０１に薄膜ＬＥＤ１０２の下側コンタクト層１１３を接合し、該コンタクト層１１３の突出側に接続配線３０８を接続する。 - 特許庁