「time-clock」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

The output of a clock generator 14 is measured by a frequency counter, thereby counting valve opening time.例文帳に追加

クロック発生器１４の出力は周波数カウンタで計測され、弁開の時間を集計する。 - 特許庁

When a desired setting time is set, a clock error correction value is calculated by a microcomputer 1.例文帳に追加

設定希望時刻が設定されると、時計誤差補正値がマイクロコンピュータ１により算出される。 - 特許庁

A clock display means 16 being composed of an LED and digitally displaying the time is arranged on the station platform.例文帳に追加

駅ホームにはＬＥＤからなり時刻をディジタル表示する時計表示手段(16)を設ける。 - 特許庁

The prescribed time is defined at least as ≤1/4 of the period of the communication synchronizing clock sCLK.例文帳に追加

前記所定時間は、通信同期クロックｓＣＬＫの周期の少なくとも１／４以下にする。 - 特許庁

In this clock, 'morning', 'noon', 'evening' or 'night' is displayed in a part 2, according to the time.例文帳に追加

時間によって（２）の部分が『朝』『昼』『夕方』『夜』と表示されるようにしたことを特徴とする． - 特許庁

A time interval between servo sectors is determined by dividing the obtained total number of the clock bits.例文帳に追加

得られた全クロックビット数をサーボセクタ数で割ることによってサーボセクタの間隔を決定する。 - 特許庁

To comprise a function processing simply an internal clock to accurate time in a communication terminal.例文帳に追加

通信端末装置において、内部時計を簡易に正確な時間に処理する機能を備える。 - 特許庁

a card used with a time clock to record an employee's starting and quitting times each day 例文帳に追加

タイムレコーダーで使われるカードで、従業員の毎日の出社時刻と退社時刻を記録する - 日本語WordNet

cutime %ld Amount of time that this process's waited-for children have been scheduled in user mode, measured in clock ticks (divide by sysconf(_SC_CLK_TCK) . 例文帳に追加

cutime %ld(そのプロセスが終了を待っている)子プロセスのユーザーモードでの実行時間 (単位 jiffies)。 - JM

cstime %ld Amount of time that this process's waited-for children have been scheduled in kernel mode, measured in clock ticks (divide by sysconf(_SC_CLK_TCK) . 例文帳に追加

)cstime %ld(そのプロセスが終了を待っている)子プロセスのカーネルモードでの実行時間 (単位 jiffies)。 - JM

INFORMATION PROCESSOR EQUIPPED WITH CLOCK FUNCTION WHICH CAN INDICATE TIME OF DAYS IN TWO OR MORE POINTS AT ONCE例文帳に追加

複数地点の時刻を一度に示すことができる時計機能を備えた情報処理装置 - 特許庁

Furthermore, the delay of the variable delay circuit for clock signals is set to be within data signal confirmation time width.例文帳に追加

さらに、クロック信号用可変ディレイ回路のディレイをデータの信号確定幅内に設定する。 - 特許庁

The current time and the morning/afternoon information are then written onto the internal clock 28 (Step S14).例文帳に追加

そして、内蔵時計２８に現在時刻とその午前／午後情報が書き込まれる（ステップＳ１４）。 - 特許庁

The pulse widths of internal clock signals of an SDRAM are decided by the delay time of a delaying circuit 26.例文帳に追加

ＳＤＲＡＭの内部クロック信号のパルス幅は、遅延回路２６の遅延時間で確定される。 - 特許庁

DELAY-LOCKED LOOP FOR CONTROLLING DELAY TIME USING SHIFTER AND ADDER, AND CLOCK DELAYING METHOD例文帳に追加

シフタ及び加算器を利用して遅延時間を調節する遅延固定ループ及びクロック遅延方法 - 特許庁

PIEZOELECTRIC VIBRATOR AND MANUFACTURING METHOD THEREOF, OSCILLATOR, REAL-TIME CLOCK, AND RADIO-CONTROLLED TIMEPIECE RECEPTION MODULE例文帳に追加

圧電振動子およびその製造方法、発振器、リアルタイムクロック、並びに、電波時計受信モジュール - 特許庁

To provide a circuit design method capable of reducing an electric power consumption or a clock delay time, while using a gated clock technology and a low electric power flip-flop.例文帳に追加

ゲーテッドクロック技術および低電力フリップフロップを用いながら、消費電力またはクロック遅延時間を低減した回路設計方法を提供する。 - 特許庁

Before the AFE circuit reads first data of the sensor chips, the clock supplying section stops supplying the driving clock for a predetermined period of time.例文帳に追加

そして、クロック供給部は、ＡＦＥ回路が各センサチップの最初のデータの読み込みを行う前に、駆動クロックの供給を所定期間停止する。 - 特許庁

To provide a clock which is a radio controlled clock for performing time correction by receiving standard frequency transmission, little affected by radio disturbance, and having a metallic feel.例文帳に追加

標準電波を受信して時刻修正する電波時計であって、電波受信障害が少なく、しかも金属感のある時計を提供する。 - 特許庁

To propose a sure rotation detection method of the rotor of a stepping motor and realize a clock with high accuracy in time by applying the method to an electronic clock.例文帳に追加

ステッピングモータにおいて、確実なロータの回転検出方法を提案し、さらに本方法を電子時計に適応して時間精度の高い時計を実現する。 - 特許庁

When the alarm time is set up by a clock operating part 14 and set by an alarm set part 14 (a), the alarm clock 1 can generate an alarm set signal.例文帳に追加

時計操作部１４により目覚し時刻を設定し、アラームセット部１４ａによりこの目覚し時刻をセットした際には、アラームセット信号を発生する。 - 特許庁

Corresponding to the delay time of the path specified by the path specifying means 11, a clock signal cycle determining means 12 determines the cycle of a clock signal.例文帳に追加

クロック信号周期決定手段１２は、パス特定手段１１によって特定されたパスの遅延時間に対応してクロック信号の周期を決定する。 - 特許庁

To provide a method and device for reception clock generation for generating a reception clock in a shorter time with a simple and inexpensive constitution.例文帳に追加

簡単且つ安価な構成で、より短時間で受信クロックを生成することを可能にした受信クロック生成方法及び受信クロック生成装置を提供する。 - 特許庁

To maintain the value of a system time clock to be used for decoding processing at a value close to a clock value on the transmission side even when random processing delay is generated between packets.例文帳に追加

パケット間にランダムな処理遅延が発生する場合でも、復号処理に使用するシステムタイムクロックの値を送信側のクロック値に近い値に維持する。 - 特許庁

The phase control section 140 controls the delay time of the delay circuit 100 so that a feedback clock FBCLK and an external clock EXTCLK have the same phase.例文帳に追加

位相制御部１４０は、フィードバッククロックＦＢＣＬＫと外部クロックＥＸＴＣＬＫとが同位相となるように遅延回路１００の遅延時間を制御する。 - 特許庁

To provide a clock supply circuit capable of changing a clock frequency according to a processing mode or an interrupt without causing a delay time following program processing.例文帳に追加

プログラム処理に伴う遅延時間を生じることなく、処理モードや割り込みに応じてクロック周波数を変更できるクロック供給回路を提供する。 - 特許庁

To provide a clock control circuit which stops a clock signal or reduces a frequency before or after a state of a signal with large delay time changes.例文帳に追加

遅延時間の大きな信号の状態が変化した後または前後でクロック信号を停止あるいは周波数を低くするクロック制御回路を提供する。 - 特許庁

A date of start is programmed in a real time clock circuit 40, and a circuit integrated in a controller 24 controls operations of the clock 40 and the temperature sensor 42.例文帳に追加

実時間クロック回路４０に開始日がプログラムされ、コントローラ２４に一体化された回路が、クロック４０および温度センサ４２の動作を制御する。 - 特許庁

To provide a clock extraction method which stably and economically obtains a frequency divided clock signal required for a time division isolation system of optical communication.例文帳に追加

光通信の時分割分離方式に必要な分周クロック信号を安定かつ経済的に得ることができるようなクロック抽出方法を提供する。 - 特許庁

An external clock 2 is inputted to a signal processing circuit part 101 and at the same time, a clock synchronized with the output of the signal processing circuit is generated in the outside.例文帳に追加

外部クロック２を信号処理回路部１０１へ入力すると同時に信号処理回路の出力と同期したクロックを外部で生成する。 - 特許庁

The clock counter 252 resets a counting action each time the fall of the scanning start signal SOSK is inputted, starting new count of a video clock PCK.例文帳に追加

クロックカウンタ２５２は、走査開始信号ＳＯＳＫの立下りが入力されるごとにカウント動作がリセットされ、ビデオクロックＰＣＫの新たなカウントを開始する。 - 特許庁

At the time of recording having a right margin, transfer of image data is started earlier than the clock signal and ended earlier than the clock signal ((c) in fig 3).例文帳に追加

また右余白を有する記録を行う場合には、画像データをクロック信号より早く転送を開始し、早く転送を終了する〔図３の（ｃ）〕。 - 特許庁

As for a supplying method for a clock signal to each of the flip-flops, a plurality of methods in which adjustment ranges of clock timing time are different are combined to be used.例文帳に追加

各フリップフロップへのクロック信号の供給方法としては、クロックタイミング時刻の調整範囲が異なる複数の方法を組み合わせて用いる。 - 特許庁

To solve the problem wherein highly accurate measurement cannot be carried out without using a clock having a short frequency and high performance, when acquiring a ranging time only by the number of counts of a clock signal.例文帳に追加

クロック信号のカウント数のみで測距時間を得る場合、周期の短い高性能のクロックを用いなければ高精度の測定ができない。 - 特許庁

According to the acquired number of DIMM or the like, the delay time of the synchronizing clock CLK of DIMM is set and the data are fetched synchronously with this clock.例文帳に追加

取得したＤＩＭＭの枚数等に従ってＤＩＭＭの同期クロックＣＬＫの遅延時間を設定し、このクロックに同期してデータを取り込む。 - 特許庁

The phase comparator 18, a loop filter 19, a VCO (Voltage Controlled Oscillator) 20 and a frequency divider 21 configure a PLL (Phase Locked Loop) for generating the reference clock STC (System Time Clock) of 27 MHz.例文帳に追加

位相比較器１８、ループフィルタ１９、ＶＣＯ２０および分周器２１が２７ＭHzの基準クロックＳＴＣを生成するためのＰＬＬを構成する。 - 特許庁

At the time of recording having a left margin, transfer of image data is started later than the clock signal and ended later than the clock signal ((b) in fig 3).例文帳に追加

左余白を有する記録を行う場合には、画像データをクロック信号よりも遅く転送を開始し、遅く転送を終了する〔図３の（ｂ）〕。 - 特許庁

The clock can easily be synchronized with the other clock, and the count values can be compared without using the counter counting inverted clocks and the number of times at the time of reading/writing.例文帳に追加

簡易的に他方のクロックと同期することができ、反転クロックやＲｅａｄ／Ｗｒｉｔｅ時の回数をカウントするカウンタを用いることなくカウント値を比較できるようになる。 - 特許庁

To adjust a phase of a clock signal with a simple structure in a short period of time when transferring a digital data signal in synchronization with the clock signal.例文帳に追加

クロック信号に同期してディジタルのデータ信号を転送する際に、クロック信号の位相を、簡単な構成で、かつ、短時間に調整可能とすること。 - 特許庁

A write-in clock generation circuit 8 changes a write-in clock so as to negate the cycle and the amplitude of the variance of the scanning time being the calculated result.例文帳に追加

書込クロック生成回路８は、その算出結果である走査時間のばらつきの周期および振幅をうち消すように、書込クロックを変化させる。 - 特許庁

A free-running oscillator 22 is used as a sampling clock for equivalent time sampling of a sine wave, derived from an input serial digital signal and a subdivided recovered clock.例文帳に追加

自走発振器２２をサンプリング・クロックとして、入力シリアル・デジタル信号及び分周再生クロックから導いた正弦波を等価時間サンプリングする。 - 特許庁

To provide a clock signal supply circuit, capable of optionally changing an initial value of a register for setting latency time up to stabilization of clock signal.例文帳に追加

クロック信号が安定するまでの待ち時間を設定するレジスタの初期値を任意に変更可能としたクロック信号供給回路を提供する。 - 特許庁

To provide a clock edge detection circuit that can stably detect whether or not edges of two clock signals are coincident with each other within a prescribed time range.例文帳に追加

２つのクロック信号のエッジが所定の時間範囲内で一致しているか否かを安定して検出することのできるクロックエッジ検出回路を提供する。 - 特許庁

A master apparatus 3 generates a clock signal and periodically distributes the clock signal as time stamp information to IP phone terminals 2-1 to 2-n on a LAN 1.例文帳に追加

主装置３において、生成したクロック信号をタイムスタンプ情報として定期的にＬＡＮ１上の各ＩＰ電話端末２−１〜２−ｎに配信する。 - 特許庁

An adjustable clock formation section 23 outputs a clock for deciding one code length which is a time length of each code which composes a sine pattern and a cosine pattern.例文帳に追加

可変クロック生成部２３は、正弦パターンや余弦パターンを構成する各符号の時間長である１符号長を決定するためのクロックを出力する。 - 特許庁