命令処理停止手段を持つ命令制御装置におけるハードウェアエラー制御方式例文帳に追加

HARDWARE ERROR CONTROL METHOD IN INSTRUCTION CONTROLLER HAVING INSTRUCTION PROCESSING STOP MEANS - 特許庁

ソフトエラーを検出するメカニズムは、命令を複製する複製ハードウェアと、結果を比較する比較ハードウェアとを含む。例文帳に追加

The mechanism for detecting the software error includes reproduction hardware which reproduces the instruction and comparison hardware which compares results. - 特許庁

一方、ＩＣＥ２はそのファイルアクセスを再びハードウェアアクセス命令に変換して当該ハードウェアにアクセスする。例文帳に追加

The ICE 2 converts the file access into the hardware access instruction again and performs access to the hardware. - 特許庁

ハードウェア・ベースの、データに対する命令のアクセス制御を行うためのハードウェア機構が提供される。例文帳に追加

Hardware mechanisms are provided for performing hardware-based access control of instructions to data. - 特許庁

条件付き命令を非順次的に実行することによって、ハードウェア装置の性能を改善することが可能なハードウェア装置を提供する。例文帳に追加

To provide a hardware device improved in performance of the hardware device by non-sequentially executing conditional jumps. - 特許庁

プロセッサ１０２は、複数のハードウェアイベントカウンターを含み、アドレス可能なメモリ１４０と連結して命令にアクセスし、当該命令に応答して、プロセッサが、第１のハードウェアイベントカウンター１１４で第１ハードウェアイベントの発生数、及び第２のハードウェアイベントカウンター１１５で第２ハードウェアイベントの発生数をカウントする。例文帳に追加

A processor 102 includes a plurality of hardware event counters and is coupled with an addressable memory 140 to access instructions and, in response to the instructions, counts occurrences of a first hardware event in a first hardware event counter 114 and counts occurrences of a second hardware event in a second hardware event counter 115. - 特許庁

通常モードでの命令実行中にハードウェア・テストを実行するプロセッサおよび方法例文帳に追加

PROCESSOR AND METHOD FOR EXECUTING HARDWARE TEST DURING INSTRUCTION EXECUTION IN ORDINARY MODE - 特許庁

取り込まれたグラフィクス・ハードウェア命令を使用したグラフィクス・レンダリングの方法およびシステム例文帳に追加

GRAPHICS RENDERING METHOD AND SYSTEM USING FETCHED GRAPHICS HARDWARE INSTRUCTION - 特許庁

命令解析部３は演算の連続命令等の単純にハードウェアで圧縮可能な演算命令であるかどうかを判断する。例文帳に追加

The instruction analysis part 3 decides whether or not the instruction is a computing instruction, which can be compressed merely by hardware like successive instructions of operation. - 特許庁

既存のハードウェアに対して大規模な変更を加えることなく若干の制御を加えてハードウェアによる命令エミュレーションを実行させることにより、複雑な機能の命令セットをサポートする。例文帳に追加

To support an instruction set of complicated functions by executing instruction emulation by hardware by conducting slight control without conducting a large-scale change to existing hardware. - 特許庁

本システムおよび本方法は、プログラム命令をインターセプトすること、プログラム命令が使用不可能なハードウェア機能性を必要とするかどうかを判断すること、プログラム命令が利用不可能なハードウェア機能性を必要とすると判断される場合、利用不可能なハードウェア機能性を必要としない代用命令でプログラム命令を動的に置換すること、に関する。例文帳に追加

This system and this method relate to intercepting a program command, determining whether or not the program command requires unusable hardware functionality, and dynamically substituting the program command with a substitute command requiring no unusable hardware functionality when determining that the program command requires the unusable hardware functionality. - 特許庁

マイクロプログラムでの再命令読み出しにおいて、ハードウェアの削減をしつつ、再命令読み出しを高速化する。例文帳に追加

To speed up the re-reading of an instruction while hardware is reduced in the re-reading of the instruction with a microprogram. - 特許庁

つぎに、制御回路モデルＣＭは、受け付けた命令群の中から、ハードウェアモデルＨＭ♯が処理する命令を決定する。例文帳に追加

Next, the control circuit model CM determines an instruction to be processed by the hardware model HM# among a group of the received instructions. - 特許庁

命令発行の際に、実行性能の観点で効率的な発行グループの決定（命令グルーピング）を、簡素なハードウェアで実現する。例文帳に追加

To efficiently decide (instruction grouping) an issuing group from the point of view of execution performance in issuing instructions by simple hardware. - 特許庁

命令アクセス・ポリシー・ラベルは命令と共に、プロセッサの１つ又は複数のハードウェア機能ユニットを介して伝えられる。例文帳に追加

The instruction access policy label is passed along with the instruction via one or more hardware functional units of the processor. - 特許庁

一つのスレッドの実行に割り当てられるハードウェアの単位であるハードウェアスレッドを複数備えるマルチスレッドプロセッサに対し、ハードウェアスレッドのうちの一のハードウェアスレッドが、第１の割込命令によって割込まれた処理を実行している間にさらに第２の割込み命令を受けたとき、第２の割込命令によって実行される処理を他のハードウェアスレッドに実行させる割込み管理部１０５を設ける。例文帳に追加

A multi-thread processor provided with a plurality of hardware threads being a unit of hardware allocated for execution of one thread is provided with an interrupt management part 105, when one of the hardware threads further receives a second interrupt command while executing a process caused by interruption of a first interrupt command, for making other hardware thread execute a process to be executed by the second interrupt command. - 特許庁

キャッシュ中の有効なデータが排除されてしまうことがなく、メモリ帯域利用効率に優れ、ハードウェアプロセッサにより生成される全てのプリフェッチ命令を有効に活用することができるハードウェアプロセッサの提供。例文帳に追加

To provide a hardware processor which does not exclude effective data in a cache, is excellent in memory band utilization efficiency, and can effectively utilize all prefetch commands generated by the hardware processor. - 特許庁

共通コアが必須の関数の負荷の釣り合いを取り、それらの命令を共通コアハードウェアに動的に割り当てる。例文帳に追加

The common core will balance the load of essential functions and dynamically allocate those instructions on the common core hardware. - 特許庁

ＣＰＵの命令を意味するビット列を自由に変更することを可能とし加えて、ハードウェアのみで、サブルーチンの呼び出しを実行することを可能とする。例文帳に追加

To freely change bit strings meaning instructions of a CPU and to execute subroutine call with only hardware. - 特許庁

再構成可能な、命令レベルのハードウェアによる高速化のためにマイクロプロセッサとともにＦＰＧＡテクノロジを使用する方法および装置例文帳に追加

METHOD AND DEVICE USING FPGA TECHNOLOGY WITH MICROPROCESSOR FOR SPEED-UP OF RECONFIGURABLE INSTRUCTION LEVEL BY HARDWARE - 特許庁

そして、ハードウェアにマッピングしないアトリビュート情報に、シミュレーション実行時のデバッグ機構への指示命令を含む。例文帳に追加

An instruction for simulation execution to the debugging mechanism is included in the attribute information which is not mapped on the hardware. - 特許庁

既存のソフトウェアおよびハードウェアとの互換性を有するように、パック・データを処理する１組の命令をプロセッサに組み込む。例文帳に追加

To incorporate a set of instructions for processing packed data in a processor so as to have compatibility with existing software and hardware. - 特許庁

既存のハードウェアを効率よく使用し、かつ比較的少ないクロックサイクルしか必要としない、SSE命令セットをエミュレートする方法を提供する。例文帳に追加

To provide a method for emulating an SSE instruction which uses existing hardware efficiently and requires only a relatively few clock cycles. - 特許庁

３Ｄグラフィックスハードウェアを利用する、陰影付け言語命令を含むグラフィックスアプリケーションプログラムを高速で実行する。例文帳に追加

To perform high-speed execution of graphics application programs, including shading language instructions, that utilize 3D graphics hardware. - 特許庁

ハードウェア追加を必要とせず、リード命令の滞留を解消することができるデータ転送方法を提供することである。例文帳に追加

To provide a data transfer method which eliminates retention of read instructions without adding hardware. - 特許庁

ハードウェアの複雑性を増加させることなく、命令セットを拡張するための効果的な方法を提供する。例文帳に追加

To provide an effective method for extending an instruction set without increasing complexity of hardware. - 特許庁

ナビゲーションプログラム４５は、APIライブラリ４６に用意された命令や関数の範囲でのみ、再生装置のハードウェアを制御することができる。例文帳に追加

The navigation program 45 can control hardware of a reproducing device only within the range of the instruction and the function provided in the API library 46. - 特許庁

各サイクルにおいて並列に配置される命令の個数自体はハードウェアの並列度を超えていても構わない。例文帳に追加

The number of instructions itself to be arranged in parallel in each cycle can exceed the parallelism of the hardware. - 特許庁

ＡＣＣ１１，１２，１３を含むハードオーダ編集部４はハードウェア命令を発行し、対応の固定バーチャルチャネルの設定を委ねる。例文帳に追加

A hardware order editing part 4 including ACCs 11 to 13 issues a hardware instruction that charges hardware with the setting of corresponding fixed virtual channels. - 特許庁

各サイクルにおいて並列に配置される命令の個数自体はハードウェアの並列度を超えていても構わない。例文帳に追加

The number itself of instructions which are arranged in parallel in each cycle may exceed the parallelism of the hardware. - 特許庁

コンパイル装置は、実行条件が真となる命令の個数がハードウェアの並列度の上限を超えないようにスケジューリングを行う。例文帳に追加

The compiler performs scheduling so that the number of instructions of which the execution conditions become true does not exceed an upper limit of parallelism of hardware. - 特許庁

コンパイル装置は、実行条件が真となる命令の個数がハードウェアの並列度の上限を超えないようにスケジューリングを行う。例文帳に追加

A compiling device performs scheduling so that the number of instructions whose execution conditions are true does not exceed the upper limit of parallelism of the hardware. - 特許庁

コンパイル装置は、実行条件が真となる命令の個数がハードウェアの並列度の上限を超えないようにスケジューリングを行う。例文帳に追加

A compiler performs scheduling so that the number of instructions whose executing conditions become true does not exceed the upper limit of parallelism of the hardware. - 特許庁

システムが、システムのハードウェアリソース１１０へのアップビンまたはダウンビンと互換性を有するか否かをＲＦＩＤタグ通信によって判断する段階と、システムが互換性を有する場合に、ハードウェアリソース１１０をアップグレードする命令を遠隔サーバ１２４から受信する段階と、命令に基づいてハードウェアリソース１１０をプロミングする段階とを備える。例文帳に追加

There is provided a method having steps of: determining whether a system is compatible with an up-binning or down-binning to a hardware resource 110 of the system through RFID tag communication; receiving instructions from a remote server 124 to upgrade the hardware resource 110 if the system is compatible; and programming the hardware resource based on the instructions. - 特許庁

プロセッサのハードウェア自体は変更せずに、複数個の異なる命令体系の命令からなるプログラムをネイティブ命令を用いて高速に実行可能で、大容量のメモリを必要としない命令トランスレータを提供する。例文帳に追加

To provide an instruction translator for quickly executing a program constituted of plural different instruction system instructions by using a native instruction without changing the hardware itself of a processor, and for making it unnecessary to provide any memory with a large capacity. - 特許庁

プログラム命令で動作するソフトウェア処理と、前記プログラム命令で制御される回路再構成で動作するハードウェア処理との２つの処理によって機能するようにしたプログラム共通制御のソフトウェア及びハードウェアで成る装置である。例文帳に追加

This device constructed of the program common control software and hardware functions by two processes consisting of software processing operated by a program instruction and hardware processing operated with circuit reconstruction controlled by the program instruction. - 特許庁

プロセッサの１つ又は複数のハードウェア機能ユニットに関連付けられた１つ又は複数のハードウェア実装ポリシー・エンジンが、命令アクセス・ポリシー・ラベル及びオペランド・アクセス・ポリシー・ラベルに基づいてデータへの命令によるアクセスを制御するのに用いられる。例文帳に追加

One or more hardware implemented policy engines associated with the one or more hardware functional units of the processor are utilized, to control access by instruction to the data, based on the instruction access policy label and the operand access policy label. - 特許庁

制御ロジック作画部はソフトウェアのシートに命令語シンボルを用いて制御ロジックを作画し、ハードウェアのシートにソフトウェアのシートで使用したものと同じ命令語シンボルを用いてハードウェアの動作仕様をソフトウェアの制御ロジックと同じ形態で作画する。例文帳に追加

The control logic drawing part draws control logic on a software sheet by using an instruction word symbol, and draws an operation specification of a hardware in the same aspect as software control logic by using the same instruction word symbol used on the software sheet for a hardware sheet. - 特許庁

このプログラムには、プロセッシング・エレメントに対する命令（ＳＩＭＤ命令）だけでなく、ジャンプ、ハードウェア割込み関連の命令（ＩＧ命令）も含まれ、ＳＩＭＤ命令の繰り返し処理と並行して当該ＩＧ命令を実行する。例文帳に追加

This program contains not only an instruction (SIMD instruction) to processing elements but also an instruction (IG instruction) related to jump or hardware interruption and the relevant IG instruction is executed parallel with repeat processing of the SIMD instruction. - 特許庁

コア命令キャッシュにおいて、コア命令の変わりにパッチ先のコア命令アドレスを保持し、あたかもそのパッチ先が正しいコア命令列であるかのようにコア命令取り出しを実行するパスを構築することにより、特に大きなハードウェアの追加なしにコア命令の修正を行う。例文帳に追加

To correct a core instruction without adding specially large hardware by holding the core instruction address of a patch destination instead of a core instruction and constructing a path executing core instruction fetch as if the patch destination is a correct core instruction string. - 特許庁

割り当てハードウェアは、分割ビットが設定されていない場合、命令パケットの中のすべての命令を一度に割り当てるのではなく、使用可能な機能単位の数に一致する数の命令を各パケットから割り当てる。例文帳に追加

Allocation hardware does not allocate all instructions in the instruction packet at a time but allocates the instructions with the number to coincide with the number of usable functional units from each packet when no separation bit is set. - 特許庁

割り当てハードウェアは一度に命令パケットの中のすべての命令を割り当てるのではなく、使用可能な機能単位の数に一致する数の命令を各パケットから割り当てる。例文帳に追加

Allocation hardware does not simultaneously allocate all instructions in respective instruction packets but allocates instructions coincident with the number of usable function units from respective packets. - 特許庁

プログラムに記述された命令を実行するマイクロプロセッサシステムにおいて、第１の命令セットをハードウェア上で実行すると共に第２の命令セットをソフトウェア上で実行するメインプロセッサ１００と、前記メインプロセッサの管理下で動作して前記第２の命令セットをハードウェア上で実行するコプロセッサ２００とを備える。例文帳に追加

Concerning the microprocessor system for executing an instruction described in a program, this system is provided with a main processor 100 for executing the first instruction set on hardware and executing the second instruction set on software and a coprocessor 200, which is operated under the control of the said main processor, for executing the said second instruction set on hardware. - 特許庁

アクティブなスレッドがスワップ命令のようなスワップイベントに遭遇すると、アクティブなスレッドが実行を保留し、そのバディースレッドのうちの一つのスレッドが、当該スレッドのプライベートハードウェアリソース及びバディーグループの共有ハードウェアリソースを使用して実行を開始する。例文帳に追加

When an active thread encounters a swap event, such as a swap instruction, the active thread suspends execution and one of its buddy threads begins execution using that thread's private hardware resources and the buddy group's shared hardware resources. - 特許庁