DEC1とは 意味・読み方・使い方

A semiconductor memory includes a sense amplifier block sa, a pair of memory cell block mc0, mc1, a pair of word driver block wd1-0, wd1-1, a pair of decoder block dec1-0, dec1-1, and a control circuit block cnt101.例文帳に追加

半導体記憶装置は，センスアンプブロックｓａ，一対のメモリセルブロックｍｃ０，ｍｃ１，一対のワードドライバブロックｗｄ１−０，ｗｄ１−１，一対のデコーダブロックｄｅｃ１−０，ｄｅｃ１−１，および制御回路ブロックｃｎｔ１０１を含む。 - 特許庁

Furthermore, the therapy or the prophylaxis of the cancer or the ischemic diseases can be carried out by the pharmaceutical composition, comprising the screened substance or the substance promoting or inhibiting functions of the DEC1.例文帳に追加

またスクリーニングされた物質、又はＤＥＣ１の機能を促進又は抑制する物質を含む医薬組成物により、癌や虚血性疾患の治療又は予防が可能である。 - 特許庁

To analyze a hypoxic response associated with DEC1 in diseases related to a hypoxic state in, e.g. cancer or ischemic diseases, and to provide a pharmaceutical composition for prophylaxis or therapy of the diseases.例文帳に追加

低酸素状態が関連する疾患、例えば癌や虚血性疾患において、ＤＥＣ１が関与する低酸素応答を解析し、それらの疾患の予防又は治療用の医薬組成物を提供する。 - 特許庁

Data output held by a data latch LAT2 is not permitted in the defective column based on an output signal of the decoder circuit DEC1, and complementary data lines DL, DLn output always fixed data.例文帳に追加

デコーダ回路ＤＥＣ１の出力信号に基づき、不良カラムにおいては、データラッチＬＡＴ２に保持されるデータ出力は不許可とされ、相補データ線ＤＬ、ＤＬｎは常に固定データを出力する。 - 特許庁

A FUSEDATA signal indicating data held by a data node N21 of one side of a column separation data holding circuit 19 and a column address pre-decode signal generated by an address counter in the inside of an address buffer 8 are input to a decoder circuit DEC1.例文帳に追加

カラム切り離しデータ保持回路１９の一方のデータノードＮ２１が保持するデータを示すＦＵＳＥＤＡＴＡ信号、及びアドレスバッファ８内部のアドレスカウンタが生成するカラムアドレスプリデコード信号をデコーダ回路ＤＥＣ１に入力する。 - 特許庁

A decoder group dec1 to dec3, a bus line group bus1 to bus3, and an amplifier group amp1 to amp3 are allocated to three source terminal groups sc1 to sc3 respectively, and the LCD panel is driven by the concentrated amplifier system for each group.例文帳に追加

この３つのソース端子群ｓｃ１〜ｓｃ３の各々にデコーダ群ｄｅｃ１〜ｄｅｃ３、バス配線ｂｕｓ１〜ｂｕｓ３、アンプ群ａｍｐ１〜ａｍｐ３を一つずつ割り当て、区分毎に集中アンプ方式によりＬＣＤパネルを駆動する。 - 特許庁

An address terminal ADR is connected to column selection lines CSL of first and second groups G1 and G2 through first and second address paths made up with first and second lines L1 and L2 and first and second decoder circuits DEC1 and DECK.例文帳に追加

集積メモリは、アドレス端子を介して第１の群の第１の選択線と接続されていて、相応に第１の線と第１のデコーダ回路とを有している第１のアドレス経路と、アドレス端子を介して第２の群の第１の選択線と接続されていて、相応に第２の線と第２のデコーダ回路とを有している第２のアドレス経路とを有している。 - 特許庁