VL-Mとは 意味・読み方・使い方

The step-up circuit comprises first through M-th (M is an integer of 4 or above) power supply lines VL-1 through VL-M, and first and second charge pump circuits.例文帳に追加

昇圧回路は、第１〜第Ｍ（Ｍは４以上の整数）の電源線ＶＬ−１〜ＶＬ−Ｍと、第１及び第２のチャージポンプ回路とを含む。 - 特許庁

A first stage D/A converter 1 generates reference voltages VH, VL from digital data of high-order m bits by using the reference voltages VH, VL.例文帳に追加

初段Ｄ／Ａコンバータ１は基準電圧ＶＨ・ＶＬを用いて上位ｍビットのデジタルデータから基準電圧Ｖ_H ・Ｖ_L を生成する。 - 特許庁

In the digital/analog converter, high-order m bits of a digital signal DI are given to a selector 20, and a pair of adjacent lower limit voltage VL and upper limit voltage VH are selected from (2^m+1) kinds of gradation voltage created by a resistor voltage divider 10.例文帳に追加

ディジタル信号ＤＩの上位ｍビットはセレクタ２０に与えられ、抵抗分圧器１０で生成される２^ｍ＋１種類の階調電圧の中から隣接する１対の下限電圧ＶＬと上限電圧ＶＨが選択される。 - 特許庁

The VH and VL are divided by a resistance string 22 and converted into an analog signal selected according to the low-order n-bit signal, so that the n+m-bit (n, m: integers of ≥2) input digital signal is converted into the analog signal.例文帳に追加

このＶＨ、ＶＬを抵抗ストリング２２で分割し、下位ｎビットの信号に応じて選択されたアナログ信号に変換することにより、ｎ＋ｍ（ｎ，ｍは両方とも２以上の整数）ビットの入力デジタル信号をアナログ信号に変換する。 - 特許庁

The D/A converter selects an output of a resistance string 10 with a high-order m-bit signal of an input digital signal and performs conversion into a pair of analog signals VH and VL having a width of low-order n bits.例文帳に追加

入力デジタル信号の上位ｍビットの信号により、抵抗ストリング１０からの出力を選択して下位ｎビットの分の幅を持つ一対のアナログ信号ＶＨ、ＶＬに変換する。 - 特許庁

After colors (C, M, Y) or the like to set a gradation correction function are designated, part of the image to be noted is designated, the density of the image is set to a peak density VP, an upper setting value VU and a lower setting value VL of the density are set, and the gradation correction function is generated from the data.例文帳に追加

階調修正関数を設定する色（Ｃ、Ｍ、Ｙ）等を指定した後、画像の着目部分を指定し、その画像の濃度をピーク濃度Ｖ_Pとするとともに、濃度の上側設定値Ｖ_Lおよび下側設定値Ｖ_Uを設定し、これらのデータから、階調修正関数を作成する。 - 特許庁

The second circuit 30 outputs a voltage generated from the first circuit 20 while multiplying by N (M>N, N is an integer) between the first power supply line VL-1 and the output power supply line VLO by charge pump operation employing a capacitor C being connected externally between first and second terminals T1 and T2, and a switch element connected with the second terminal T2.例文帳に追加

第２の回路３０は、外部で第１及び第２の端子Ｔ１、Ｔ２の間に接続されるキャパシタＣ、第２の端子Ｔ２に接続されたスイッチ素子とを用いたチャージポンプ動作により、第１の電源線ＶＬ−１と出力電源線ＶＬＯとの間に、第１の回路２０で生成された電圧をＮ（Ｍ＞Ｎ、Ｎは整数）倍に昇圧した電圧を出力する。 - 特許庁