bit schemeとは 意味・読み方・使い方

BIT ASSIGNING SCHEME FOR PERCEPTION AUDIO CODER TO IMPROVE CONSISTENCY IN PERCEPTION QUALITY例文帳に追加

知覚品質の一貫性を改善する知覚音声符号器ビット割付けスキーム - 特許庁

DISCONTINUOUS TRANSMISSION BIT PROCESSING METHOD FOR MULTIRATE MODULATION SCHEME OF RADIO COMMUNICATION SYSTEM例文帳に追加

無線通信システムの多重レベル変調方式のための非連続伝送ビット処理方法 - 特許庁

To provide a bit line decoder scheme selecting one memory cell comprising two storage site in a dual bit memory cell array.例文帳に追加

デュアルビット・メモリ・セルのアレーで２つの記憶サイトを含む１つのメモリ・セルを選択するビット線デコーダ構造を提供すること。 - 特許庁

The transmitter 1 is equipped with: a first bit generation part 21 for generating bits transmitted by the first wireless scheme; a modulation part 22 for the first wireless scheme for modulating the generated bits into at least multilevel amplitude to generate a wireless signal; a second bit generation part 24 for generating bits to be transmitted by the second wireless scheme; and a bit conversion part 25 for converting the generated bits input to the modulation part 22.例文帳に追加

送信装置１は、前記第１の無線方式で送信するビットを生成する第一ビット生成部２１と、該生成されたビットを、少なくとも多レベルの振幅に変調し、無線信号を生成する第１の無線方式用の変調部２２と、前記第２の無線方式で送信するビットを生成する第二ビット生成部２４、該生成されたビットを変換し、変調部２２へ入力するビット変換部２５とを具備する。 - 特許庁

The bit line decorder scheme is provided that connects data and voltage to a plurality of bit lines at the dual bit flash memory array.例文帳に追加

本発明において、データ及び電圧を、デュアルビット・フラッシュ・メモリ・アレーの複数のビット線へ接続するビット線デコーダ構造が説明される。 - 特許庁

To provide a memory device which embodies a 2N bit prefetch scheme with an N bit prefetch structure, and provide a 2N bit prefetching method and an automatic precharging method of the memory device.例文帳に追加

Ｎビットプリフェッチ構造で２Ｎビットプリフェッチスキームを具現するメモリ装置及びそのメモリ装置の２Ｎビットプリフェッチ方法及び自動プリチャージ方法を提供する。 - 特許庁

In the same bit plane, an FGS scheme arranges macro blocks of the enhancement layer by the same method as macro blocks in a base layer.例文帳に追加

しかし同じビット平面内ではこのＦＧＳスキームは、ベースレイヤー内と同じ方法でエンハンスメントレイヤーのマクロブロックを配置する。 - 特許庁

BIT LINE DRIVING CIRCUIT AND DRIVING METHOD FOR INTEGRATED CIRCUIT MEMORY DEVICE IMPROVING PRECHARGE AND SENSE AMPLIFICATION SCHEME例文帳に追加

プリチャージ及び感知増幅スキームを改善した集積回路メモリ装置のビットライン駆動回路及び駆動方法 - 特許庁