「bit scheme」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Encoding technology to be used for a compressing scheme is bit plane variable length encoding algorithm.例文帳に追加

圧縮用のスキームに用いられるコード化技術はビット平面可変長コード化アルゴリズムである。 - 特許庁

To provide a semiconductor memory device which can support an N bit prefetch scheme and a 2N burst length.例文帳に追加

Ｎビットプリフェッチ方式及び２Ｎバースト長を支援できる半導体メモリ装置を提供する。 - 特許庁

BIT ASSIGNING SCHEME FOR PERCEPTION AUDIO CODER TO IMPROVE CONSISTENCY IN PERCEPTION QUALITY例文帳に追加

知覚品質の一貫性を改善する知覚音声符号器ビット割付けスキーム - 特許庁

DISCONTINUOUS TRANSMISSION BIT PROCESSING METHOD FOR MULTIRATE MODULATION SCHEME OF RADIO COMMUNICATION SYSTEM例文帳に追加

無線通信システムの多重レベル変調方式のための非連続伝送ビット処理方法 - 特許庁

To provide a bit line decoder scheme selecting one memory cell comprising two storage site in a dual bit memory cell array.例文帳に追加

デュアルビット・メモリ・セルのアレーで２つの記憶サイトを含む１つのメモリ・セルを選択するビット線デコーダ構造を提供すること。 - 特許庁

The transmitter 1 is equipped with: a first bit generation part 21 for generating bits transmitted by the first wireless scheme; a modulation part 22 for the first wireless scheme for modulating the generated bits into at least multilevel amplitude to generate a wireless signal; a second bit generation part 24 for generating bits to be transmitted by the second wireless scheme; and a bit conversion part 25 for converting the generated bits input to the modulation part 22.例文帳に追加

送信装置１は、前記第１の無線方式で送信するビットを生成する第一ビット生成部２１と、該生成されたビットを、少なくとも多レベルの振幅に変調し、無線信号を生成する第１の無線方式用の変調部２２と、前記第２の無線方式で送信するビットを生成する第二ビット生成部２４、該生成されたビットを変換し、変調部２２へ入力するビット変換部２５とを具備する。 - 特許庁

The bit line decorder scheme is provided that connects data and voltage to a plurality of bit lines at the dual bit flash memory array.例文帳に追加

本発明において、データ及び電圧を、デュアルビット・フラッシュ・メモリ・アレーの複数のビット線へ接続するビット線デコーダ構造が説明される。 - 特許庁

To provide a memory device which embodies a 2N bit prefetch scheme with an N bit prefetch structure, and provide a 2N bit prefetching method and an automatic precharging method of the memory device.例文帳に追加

Ｎビットプリフェッチ構造で２Ｎビットプリフェッチスキームを具現するメモリ装置及びそのメモリ装置の２Ｎビットプリフェッチ方法及び自動プリチャージ方法を提供する。 - 特許庁

In the same bit plane, an FGS scheme arranges macro blocks of the enhancement layer by the same method as macro blocks in a base layer.例文帳に追加

しかし同じビット平面内ではこのＦＧＳスキームは、ベースレイヤー内と同じ方法でエンハンスメントレイヤーのマクロブロックを配置する。 - 特許庁

BIT LINE DRIVING CIRCUIT AND DRIVING METHOD FOR INTEGRATED CIRCUIT MEMORY DEVICE IMPROVING PRECHARGE AND SENSE AMPLIFICATION SCHEME例文帳に追加

プリチャージ及び感知増幅スキームを改善した集積回路メモリ装置のビットライン駆動回路及び駆動方法 - 特許庁

To provide a bit line driving circuit and driving method for an integrated circuit memory device improving a precharge and sense amplification scheme.例文帳に追加

プリチャージ及び感知増幅スキームを改善した集積回路メモリ装置のビットライン駆動回路及び駆動方法を提供する。 - 特許庁

QUANTUM BIT VARIBLE COUPLING SCHEME, QUANTUM OPERATION CIRCUIT AND VARIABLE COUPLER BASED ON THE SAME METHOD, AND QUANTUM COMPUTER例文帳に追加

量子ビット可変結合方法、それを適用した量子演算回路及び可変結合器、並びに量子計算機 - 特許庁

To provide a semiconductor memory device having a shared bit line sense amplifier scheme and a driving method thereof.例文帳に追加

共有ビットライン感知増幅器構造を有する半導体メモリ素子及びその駆動方法を提供すること。 - 特許庁

REMOTE CONTROLLER OF PER-BIT VARIABLE LENGTH FRAME SCHEME INCORPORATING VOICE BAND FSK MODEM AVAILABLE IN TELEPHONE LINES OR THE LIKE例文帳に追加

電話回線等で利用できる、音声帯域のＦＳＫ変復調器を内蔵したビット単位可変長フレーム方式のリモートコントローラ - 特許庁

By these control scheme, the bouncing of substrate voltage caused instantly by capacitive coupling between a bit line and a substrate at the time of variation of bit line voltage can be suppressed.例文帳に追加

このような制御スキムによると、ビットライン電圧が変化する時ビットラインと基板との間の容量性カップリングによって瞬間的に生じる基板電圧のバウンシングを抑制することができる。 - 特許庁

The bit conversion part 25 converts the bits generated by the second bit generation part 24 so that a signal showing High in the second wireless scheme is modulated to a high level out of the amplitude of the multiple level in the modulation part 22.例文帳に追加

このビット変換部２５は、変調部２２にて前記第２の無線方式でＨｉｇｈを示す信号を、前記多レベルの振幅のうち大きなレベルに変調されるように、第二ビット生成部２４で生成されたビットを変換する。 - 特許庁

According to such a control scheme, a discharge operation of the global bit lines is performed before a selecting operation of local and global bit lines.例文帳に追加

このような制御スキームによると、グローバルビットラインの放電動作はローカル及びグローバルビットラインの選択動作の以前に実行される。 - 特許庁

To provide a discontinuous transmission bit processing method for a multirate modulation scheme for transmitting discontinuous transmission bits by defining an average value of I and Q signal axes as an allocation signal to a signal set fixedly having remaining bit values except for an inserted DTX bit.例文帳に追加

挿入されたＤＴＸビットを除いた残りのビット値を固定的に有する信号集合に対して、Ｉ及びＱ信号軸に対する平均値を割当信号にして、非連続伝送ビットを伝送する多重レベル変調方式のための非連続伝送ビット処理方法を提供しようとする。 - 特許庁

To easily transmit and receive a data coded in a PWM bit coding scheme using a general-purpose serial transmission interface without adding a SUBMCU exclusively for communication or a special IC exclusively for communication when transmitting the data coded in the PWM bit coding scheme by using a serial communication interface.例文帳に追加

シリアル伝送インターフェースを使用してＰＷＭビットコーディングによるデータ通信を送信する場合、通信専用のＳＵＢＭＣＵや通信専用のスペシャルＩＣを追加する必要をなくし、汎用のシリアル通信インターフェースを使用してＰＷＭビットコーディングによるデータを容易に送受信する。 - 特許庁

In a bit line driving circuit for an integrated circuit memory device, an auxiliary circuit is utilized to utilize a new scheme for precharging a bit line higher or lower than VCCA/2 in order to increase voltage between a gate and a source of a transistor comprising a sense amplifier circuit.例文帳に追加

集積回路メモリ装置のビットライン駆動回路では、感知増幅回路を構成するトランジスタのゲート・ソース間の電圧を上昇させるために、補助回路を利用して、ビットラインをＶＣＣＡ／２より高いか、または低くプリチャージする新たなスキームを利用する。 - 特許庁

ADPCM coding is an adaptive coding scheme, whereby each 4 bit number is the difference between one sample and the next, divided by a (varying) step.例文帳に追加

ADPCM 符号化方式とは適応符号化方式の一つで、あるサンプルと(可変の) ステップだけ離れたその次のサンプルとの差を 4 ビットの整数で表現する方式です。 - Python

The flexible and effective scheme for seamless switching among scalable bitstreams significantly improves the efficiency of scalable video coding over a broad bit rate range.例文帳に追加

スケーラブルビットストリーム間をシームレスに切り換えるための柔軟かつ効果的な方式により、広いビットレート範囲にわたってスケーラブルビデオコーディングの効率が著しく改善される。 - 特許庁

A semiconductor memory device using a N (N: natural number ≥2) bit prefetch scheme is provided with a serial/parallel converter, parallel/ serial converter, and a column decoder.例文帳に追加

Ｎ（Ｎは２以上の自然数）ビットプリフェッチ方式を使用する半導体メモリ装置は、直列／並列変換器、並列／直列変換器及びカラムデコーダを具備する。 - 特許庁

To provide a capability for estimating QoS watched from an end user by providing a method and a device for estimating a bit error rate in respect to a bearer service to use a convolution coding scheme.例文帳に追加

畳み込みコーディングスキームを使用するベアラサービスに対して、ビット誤り率を推定するための方法および装置を提供し、したがってエンドユーザから見たＱｏＳを推定する能力を提供する。 - 特許庁

In the method for transmitting a data coded in a special bit coding scheme that uses a PWM signal by using the serial transmission interface, a start-stop synchronization type byte coding corresponding to the PWM signal is used for a transmission.例文帳に追加

シリアル伝送インターフェースを使用してＰＷＭ信号を使用した特殊ビットコーディングによるデータ通信を送信する方法であって、ＰＷＭ信号に対応した調歩同期式バイトコーディングで送信する。 - 特許庁

This bit block figure is one example of a binary weighted PWM scheme in which the light intensity of a frame is controlled by splitting the frame into eight binary weighted time periods (B7-B0).例文帳に追加

フレームを８個のバイナリ加重期間（Ｂ７〜Ｂ０）へ分割することによってフレームの光強度が制御されるバイナリ加重ＰＷＭ方式の一例のビットブロック図である。 - 特許庁

In the embodiment, multiplexing scheme is used to carry out bit transmitting order required by specific cyclic redundancies check.例文帳に追加

本発明の一実施形態において、多重化スキームが特定のサイクリック冗長性チェックにより要求されるビット送信順序を実施するために用いられる。 - 特許庁

An encoding scheme of the intermediate code is changed for each type of parameter and an intermediate code is used which is suited to processing due to both the bit stream decoding processing unit 1100 and the image decoding synchronous processing unit 1600.例文帳に追加

パラメータの種類ごとに中間コードの符号化方式を変更し、ビットストリーム復号処理部１１００と画像復号同期処理部１６００の両方の処理に適するような中間コードを使用する。 - 特許庁

In particular, it states an adaptive MIMO-OFDM transmission, where the adaptive two-dimensional coder-beamformer with adaptive power and bit-load scheme across an OFDM sub-carrier are applied to each OFDM sub-carrier.例文帳に追加

特に、適応ＭＩＭＯ−ＯＦＤＭ送信が述べられ、そこでは適応２次元コーダビームフォーマが、ＯＦＤＭサブキャリアにわたる適応パワー及びビットロードスキームと共に、各ＯＦＤＭサブキャリアに適用される。 - 特許庁

The arbitration circuit is operated in combination with the arbitration circuit of other crossbar cells associated with the same data output route to selectively modify a voltage on a plurality of bit lines in order to apply an adaptive priority scheme.例文帳に追加

アービトレーション回路は、適応型優先順位スキームを適用するために、同じデータ出力経路と関連する他のクロスバーセルのアービトレーション回路と組み合わせて動作して、該複数のビット線上の電圧を選択的に修正するように動作可能である。 - 特許庁

Each BS selects a power level and a modulation coding scheme (MCS) level for transmitting the data to each MS on the downlink channels on the basis of the CSI and ICI, such that a bit rate is maximized and the ICI is minimized.例文帳に追加

各ＢＳは、ＣＳＩ及びＩＣＩに基づいて、ビットレートを最大にし、かつＩＣＩを最小にするように、データをダウンリンクチャネル上で各ＭＳに送信するための電力レベル及び変調符号化方式（ＭＣＳ）レベルを選択する。 - 特許庁

For each set (MCS) constituted of a modulation scheme and an encoding rate, a determination table makes a relative difference between a signal-to-noise ratio of a reference set and a signal-to-noise ratio of the relevant set correspond to an inclination of a signal-to-noise ratio property curve of the relevant set to a bit error rate.例文帳に追加

判定テーブルは、変調方式及び符号化率からなるセット（ＭＣＳ）毎に、基準セットの信号対雑音比と当該セットの信号対雑音比との相対差と、ビット誤り率に対する当該セットの信号対雑音比特性曲線の傾きとを対応付ける。 - 特許庁

In accordance with various embodiments, a non-sequential encoding scheme is selected that assigns a different multi-bit logical value to each of a plurality of available physical states of a selected MLC memory cell in relation to write effort associated with each of the plurality of physical states.例文帳に追加

さまざまな実施形態に従えば、選択されたＭＬＣメモリセルの利用可能な複数の物理状態の各々に関連する書込努力に関して、複数の物理状態の各々に対して異なるマルチビット論理値を割り当てる非連続エンコーディングスキームが選択される。 - 特許庁

At such a time, a transmission bit rate such as a modulation scheme or an encoding rate is adjusted in accordance with an SDMA environmental parameter variation such as the number of multiplexing SDMA, beam formation updating frequency in transmission and variation status of propagation path characteristics, thereby a problem is absorbed of a deviation from an optimal transmission bit pattern that changes with the passage of time.例文帳に追加

このとき、ＳＤＭＡの多重数、送信時のビーム形成更新頻度、伝搬路特性の変動状況などのＳＤＭＡ環境パラメータの変動に応じて、変調方式や符号化率などの送信ビットレートを調整することで、時間の経過とともに変化する最適な送信ビットパターンとのずれの問題を吸収する。 - 特許庁