time gatedとは 意味・読み方・使い方

To provide a circuit design method capable of reducing an electric power consumption or a clock delay time, while using a gated clock technology and a low electric power flip-flop.例文帳に追加

ゲーテッドクロック技術および低電力フリップフロップを用いながら、消費電力またはクロック遅延時間を低減した回路設計方法を提供する。 - 特許庁

To provide an analyzing method for coping with the use of a gated clock and the enlargement of a circuit, shortening a processing time, and accurately detecting a multi-cycle path.例文帳に追加

ゲーティッドクロックの使用や回路の大規模化にも対応でき、処理時間が短く、マルチサイクルパスを正確に検出可能な解析方法を提供する。 - 特許庁

While a movable mirror 10 is shifted, the detector 11 is gated to measure the time-series waveform of the electric field intensity of the transmitted light from the body 20 to be measured.例文帳に追加

可動鏡１０をずらしながら検出器１１にゲートをかけることで、被測定物２０の透過光の電場強度の時系列波形が計測される。 - 特許庁

The gate processor has a primary gate processor 74 performing time gate processing using the first control signal to the decoding signal and generating a primary gated signal and a secondary gate processor 76 performing time gate processing using the second control signal to the primary gate signal and generating a secondary gated signal.例文帳に追加

ゲート処理部は、復号化信号に対して第1制御信号を用いた時間ゲート処理を行って1次ゲート後信号を生成する1次ゲート処理器74、及び、1次ゲート後信号に対して第2制御信号を用いた時間ゲート処理を行って2次ゲート後信号を生成する2次ゲート処理器76を含んでいる。 - 特許庁

For example, in this figure, when a binarized signal S1 is generated, a waveform S1P having high level at a time tmin and a low level at a time tmax is generated as pattern detection by S1, and a binarized signal S2 is gated.例文帳に追加

例えば、この図では２値化信号Ｓ１が発生すると、Ｓ１によるパターン検知として時間ｔｍｉｎでハイレベルとなり時間ｔｍａｘでローレベルとなる波形Ｓ１Ｐが発生し、２値化信号Ｓ２をゲートする。 - 特許庁

To provide a clock supply control system capable of easily and automatically designing a gated clock, with which the characteristics of minimizing a clock skew and suppressing increase in the signal delay of an enable signal are satisfied, in a short time in gated clock design under the control of a multi- input/multi-stage enable buffer.例文帳に追加

多入力・多段のイネーブルバッファで制御されたゲーテッドクロック設計において、クロックスキューの最小化及びイネーブル信号の信号遅延増加を抑制するという特性を満たすゲーテッドクロック設計を容易且つ短時間で自動的に行うことができるクロック供給制御方式を提供すること。 - 特許庁

To reduce power consumption during mode transition in power-gated circuits such as MTCMOS circuits and SCCMOS circuits, and reduce wakeup time and noise generated by the power gating structure.例文帳に追加

ＭＴＣＭＯＳ回路やＳＣＣＭＯＳ回路等のパワーゲーティングされた回路におけるモード移行時のパワー消費の低減や、ウェークアップ時間や、パワーゲーティング構成により生じるノイズを低減する。 - 特許庁

To suppress the occurrence of clock skew at the time of logic simulation concerning the logic circuit of gated clock design.例文帳に追加

ゲーテッドクロック設計された論理回路についての論理シミュレーション時におけるクロックスキューの発生を抑制する論理シミュレーション用ディレイ情報を生成する生成装置及び生成方法を提供する。 - 特許庁