「"code bits"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A column twist interleaver performs column twist interleave of changing the writing start position for writing code bits in the column direction of the memory 31 every column of the memory 31 as rearrangement processing of rearranging the code bits of the LDPC code so that plural code bits corresponding to 1 on any raw of an inspection matrix of the LDPC code are not contained in 1 symbol.例文帳に追加

カラムツイストインターリーバは、LDPC符号の検査行列の任意の１行にある1に対応する複数の符号ビットが、１個のシンボルに含まれないように、LDPC符号の符号ビットを並び替える並び替え処理として、メモリ３１のカラム方向に、符号ビットが書き込まれるときの書き始めの位置を、メモリ３１のカラムごとに変更するカラムツイストインターリーブを行う。 - 特許庁

As rearrangement processing for rearranging the code bits of the LDPC code so that a plurality of code bits corresponding to 1 in any one row of the check matrix of the LDPC code are not contained in one symbol, a column twist interleaver performs column twist interleave for changing the start of writing position when the code bits are written in the column direction of the memory 31 for each column of the memory 31.例文帳に追加

カラムツイストインターリーバは、LDPC符号の検査行列の任意の１行にある1に対応する複数の符号ビットが、１個のシンボルに含まれないように、LDPC符号の符号ビットを並び替える並び替え処理として、メモリ３１のカラム方向に、符号ビットが書き込まれるときの書き始めの位置を、メモリ３１のカラムごとに変更するカラムツイストインターリーブを行う。 - 特許庁

A code word of this invention has data bits of a 1st group and code bits denoting data bits of a 2nd group.例文帳に追加

本発明によれば、コードワードが第一グループのデータビットと、第二グループのデータビットを表すコードビットとを有している。 - 特許庁

Shift registers are provided connecting D flip-flops 1 to 2, 3 to 6, and 7 to 14 in cascade respectively for gray code bits D0 to D2.例文帳に追加

グレイコードのビットＤ０〜Ｄ２毎に、Ｄフリップフロップ１〜２、３〜６、７〜１４を従属接続したシフトレジスタを設ける。 - 特許庁

A column twist interleaver, as a rearrangement process for rearranging code bits of the LDPC code to ensure that plural code bits corresponding to a 1 in any one row of a check matrix of the LDPC code will not be included in one symbol, executes a column twist interleave to change starting positions every column at which writing of code bits in the column direction of each unit storage area of the memory 31 begins.例文帳に追加

カラムツイストインターリーバは、LDPC符号の検査行列の任意の１行にある1に対応する複数の符号ビットが、１個のシンボルに含まれないように、LDPC符号の符号ビットを並び替える並び替え処理として、メモリ３１の単位記憶領域のカラム方向に、符号ビットが書き込まれるときの書き始めの位置を、カラムごとに変更するカラムツイストインターリーブを行う。 - 特許庁

To provide a method and device for deciding priority of information protection in high-degree modulation symbol mapping that can map important code bits with inputs that are excellently protected without making the hardware complicated.例文帳に追加

ハードウェアを複雑にすることなく重要なコードビットを良好に保護された入力ビットにマッピングすること。 - 特許庁

The code bits of 2, 4 or 6 bits read from the memory 31 are mapped, as one symbol, to 2^2, 2^4 or 2^6 signal points.例文帳に追加

メモリ３１から読み出された2，4又は6ビットの符号ビットは、１シンボルとされ、2^2個、2^4個又は2^6個の信号点にマッピングされる。 - 特許庁

In a multiplexer 64, the parity bits are added to the information bits delayed in a delay circuit 61 and code bits are generated.例文帳に追加

マルチプレクサ６４においては、遅延回路６１において遅延された情報ビットに、パリティビットが付加されて符号ビットが生成される。 - 特許庁

Each signal pattern is generated by inputting an output from a counter for successively counting up code bits to the encoder of a prescribed encoding system.例文帳に追加

前記信号パタンは、符号ビットを順次カウントアップするカウンタの出力を所定の符号化方式の符号化器に入力して生成する。 - 特許庁

In this method, decision of a result by counting the entire number of code bits in a binary number and after that, subtracting 1 from the entire number is included.例文帳に追加

本方法は、２進数での符号ビットの全数をカウントし、その後に、全数から１を差し引くことによって結果を決定するを含む。 - 特許庁

The lifted parity check matrix H may be used to encode a packet of up to L k_B information bits to obtain a codeword of L n_B code bits.例文帳に追加

そのリフトされたパリティチェック行列Ｈは、Ｌ・ｎ_Ｂ個のコードビットを得るために、Ｌ・ｋ_Ｂ個までの情報ビットのパケットを符号化するために用いられても良い。 - 特許庁

The lifted parity check matrix H may be used to encode a packet of up to L k_B information bits to obtain a code bit of L n_B code bits.例文帳に追加

そのリフトされたパリティチェック行列Ｈは、Ｌ・ｎ_Ｂ個のコードビットを得るために、Ｌ・ｋ_Ｂ個までの情報ビットのパケットを符号化するために用いられても良い。 - 特許庁

A signal addition part 34 adds a plurality of code data (code bits) in a plurality of element-receiving signals, and generates a coefficient (a) on the basis of the addition values.例文帳に追加

符号加算部３４は、複数の素子受信信号における複数の符号データ（符号ビット）を加算し、その加算値に基づいて係数ａを生成する。 - 特許庁

The decoding part 130 determines whether an error bit is present in each block comprising a part of a plurality of code bits, constituting a code bit sequence.例文帳に追加

復号部１３０は、符号化ビット系列を構成する複数の符号化ビットの一部からなるブロック毎に誤りビットを含むか否かを判定する。 - 特許庁

Then, the code bits of the adjacent tracks are settable only at the '0' or the 'non-mark' and, therefore, even if a light beam reads out these bits, the crosstalks of the reading out signals do not occur.例文帳に追加

したがって、隣接トラックの符号ビットを「０」又は「非マーク」のみにできるため、たとえ光ビームがこれを読み出しても、読み出し信号のクロストークが発生しない。 - 特許庁

An address signal generating circuit 14 which generates write and read address signals A0 to A5 used when an interleaving process is performed by using a memory is equipped with selectors 30a to 30f which switch the output destinations of respective code bits M1 to M6 to respective code bits M1 to M6 generated by an M-sequence code generator 12.例文帳に追加

メモリを用いてインタリーブ処理を行う際に用いる書込用及び読出用のアドレス信号Ａ０〜Ａ５を生成するアドレス信号生成回路１４は、Ｍ系列符号発生器１２が生成するＭ系列符号Ｍ（Ｍ１〜Ｍ６）の各符号ビットＭ１〜Ｍ６のそれぞれに、各符号ビットＭ１〜Ｍ６の出力先を切り替えるセレクタ３０ａ〜３０ｆを備える。 - 特許庁

An estimated code bit calculation circuit 3 generates an estimated code bit for each of transmission code bits of the restored transmission series candidates using the transmission series candidates and the likelihood metric.例文帳に追加

推定符号ビット計算回路３は、送信系列候補と尤度メトリックとを用いて、復元された送信系列候補の送信符号ビットに対して、推定符号ビットを生成する。 - 特許庁

A/D converters 102-1 to 102-N quantize the input signal which is amplified by different amplification factors in an amplifier 101 and generate code bits in every amplification factor.例文帳に追加

増幅器１０１において異なる増幅率で増幅された入力信号をＡ／Ｄ変換器１０２−１〜１０２−Ｎにおいて量子化して増幅率毎の符号ビットを生成する。 - 特許庁

The semiconductor integrated circuit device is provided with a data bit storage memory (1) for storing data bits, a code bit storage memory (3) for storing code bits, and an ECC circuit (5) for performing error correction by using a data bit and a code bit.例文帳に追加

データビットを格納するデータビット格納用メモリ(1)と、コードビットを格納するコードビット格納用メモリ(3)と、データビットとコードビットとを用いて誤り訂正を実行するＥＣＣ回路(5)とを具備する。 - 特許庁

A base parity check matrix G of dimension m_B×n_B may be used to encode a packet of up to k_B=n_B-m_B information bits to obtain a coded packet or a codeword of n_B code bits.例文帳に追加

ディメンションｍ_Ｂ×ｎ_Ｂの基本パリティチェック行列Ｇは、ｎ_Ｂ個のコードビットの符号化されたパケット又はコードワードを得るために、ｋ_Ｂ＝ｎ_Ｂ−ｍ_Ｂ個までの情報ビットのパケットを符号化するために用いられても良い。 - 特許庁

An inverse quantization circuit 102 converts compressed image data of this stage into inversely quantized data of the step on the basis of the first scan component detection result and code bits.例文帳に追加

逆量子化回路１０２は、前記両メモリ１１１、１１２に記憶された各要素単位毎の最初のスキャン成分検出結果及び符号ビットに基づいて、今段階の圧縮画像データを今段階の逆量子化データに変換する。 - 特許庁

A zero-crossing detecting circuit 12 detects the timing, at which an amplitude of an analog wave of the input signal becomes zero by code bits of the input signal to output a zero-crossing signal, and the storage circuit 14 outputs a second gain value based on the zero-crossing signal.例文帳に追加

ゼロクロス検出回路１２は入力信号の符号ビットにより入力信号のアナログ波形の振幅が０となるタイミングを検出してゼロクロス信号を出力し、これに基づいてゲイン値保持回路１４は第２ゲイン値を出力する。 - 特許庁

According to the degrees of effect on the sound quality, the error correction code to be added is adjusted with a relatively large ratio for code bits of high degrees of effect or higher-order bits, while the error correction code to be added is adjusted with a relatively small ratio for bits of low degrees of effect.例文帳に追加

音声品質への影響度に応じて、影響度の高い符号ビットや上位ビットに対しては相対的に多い割合で誤り訂正符号を付加し、低いものには相対的に少ない割合で誤り訂正符号を付加する。 - 特許庁

According to a select signal SEL, the settings of the selectors 30a to 30f are switched and the code bits M1 to M6 are rearrayed to generate two kind of address signals A0 to A5 for gaining memory access in mutually different order.例文帳に追加

そして、選択信号ＳＥＬに従って、各セレクタ３０ａ〜３０ｆの設定を切り替え、符号ビットＭ１〜Ｍ６の配列を入れ替えることにより、互いに異なった順序でメモリアクセスを行う２種類のアドレス信号Ａ０〜Ａ５を生成する。 - 特許庁

The UE estimates signal amplitude and noise variance based on the detected data symbols, computes LLRs for code bits of the detected data symbols based on the signal amplitude and noise variance, and decodes the LLRs to obtain decoded data.例文帳に追加

ＵＥは、検出データシンボルに基づいて、信号振幅および雑音分散を推定して、信号振幅および雑音分散に基づいて、検出データシンボルのコードビットに関するＬＬＲを演算し、復号データを得るためにＬＬＲを復号する。 - 特許庁

Second code bits 14 and 15 of second tracks 11 and 12 adjacent to the position of a first code bit 13 in a direction perpendicular to tracks are set as a '0' or 'non-mark' when the first bit 13 of the first track 10 is a '1' or 'recording mark'.例文帳に追加

第１のトラック１０の第１の符号ビット１３が「１」又は「記録マーク」の時、上記第１の符号ビット１３の位置に対してトラックと直角な方向に隣接する第２のトラック１１及び１２の第２の符号ビット１４及び１５を「０」又は「非マーク」とする。 - 特許庁

A selector 108 selects a code bit, in which the linearity between an input signal and an output signal is maintained, and a quantization error is relatively small, in the case of quantizing the input signal among the code bits respectively generated by the A/D converters 102-1 to 102-N.例文帳に追加

選択器１０８は、Ａ／Ｄ変換器１０２−１〜１０２−Ｎのそれぞれにおいて生成された符号ビットの中から、入力信号と出力信号との線形性が保たれおり、かつ、入力信号を量子化する際の量子化誤差が相対的に小さい符号ビットを選択する。 - 特許庁

Preferably the track field of the first type employing gray code encoding includes gray code bits sufficiently to identify the full track number, the N-th (N is ≥2) servo sector is the track field of the first type and all the servo sectors between them are track fields of the second type.例文帳に追加

好ましくは、グレーコード・エンコードが用いられて、第１のタイプのトラックフィールドは、フルトラック番号を識別するのに十分なグレーコード・ビットを含み、各Ｎ番目（Ｎは少なくとも２である）のサーボセクタは、第１のタイプのトラックフィールドであり、これらの間のすべてのサーボセクタは、第２のタイプのトラックフィールドである。 - 特許庁