「データバスとアドレスバス」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

アドレスバス用スイッチ群７およびデータバス用スイッチ群９はＳＴＯＰ２信号に応答して、アドレスバス１０およびデータバス１１とＣＰＵ１とを切り離す。例文帳に追加

A switch group 7 for an address bus and a switch group 9 for a data bus isolate an address bus 10 and a data bus 11 from the CPU 1 in response to the STOP2 signal. - 特許庁

本発明の制御装置７は、マイクロコンピュータ７０と、ＲＯＭ７１と、ＲＡＭ７２と、アドレスバス７３と、データバス７４とを備えている。例文帳に追加

A control unit 7 comprises the microcomputer 70, ROM 71, RAM 72, the address bus 73, and the data bus 74. - 特許庁

例示的な構成は、上でデータがブロック間で交換されるアドレスバスとデータバスとによって接続された少なくとも２つのブロックを含む。例文帳に追加

An embodiment of the configuration includes at least two blocks connected by an address bus and a data bus on which data are exchanged between the blocks. - 特許庁

10ビットアドレスバス２６と10ビットデータバス２７の少なくとも一方を、パラレル通信の信号線で構成する。例文帳に追加

At least either a 10 bit address bus 26 or a 10 bit data bus 27 is configured of the signal line of parallel communication. - 特許庁

ＣＰＵ１１とメモリ１２とは、アドレスバス１３、データバス１４、リード信号線１５及びライト信号線１６によって接続されている。例文帳に追加

The CPU and the memory are connected together through an address bus 13, the data bus 14, a read signal wire 15 and a write signal wire 16. - 特許庁

画像アドレスバス１２３及び画像データバス１２４は、画像符復号化ユニット８０１と画像表示部９０１とを接続する。例文帳に追加

An image address bus 123 and an image data bus 124 connect an image encoding/decoding unit 801 and an image display part 901. - 特許庁

デバイス７１、７２、７３、７４、…、７ＮのＮ個のデバイス間は、各々１本ずつのデータバスとアドレスバスとにより接続される。例文帳に追加

N devices 71, 72, 73, 74,..., 7N are respectively connected by one of data buses and one of address buses. - 特許庁

そして、観測アドレスデータとアドレスバス上のデータが一致したときに、レジスタ部３５によってデータバス上のデータが記憶される。例文帳に追加

When the observation address data matches data on an address bus, data on a data bus is stored by a register 35. - 特許庁

マイクロプロセッサ２１０のアドレスバスとデータバスの両方を、コプロセッサ２１１と２１２に接続する。例文帳に追加

Both of an address bus and a data bus of a microprocessor 210 are connected with coprocessors 211 and 212. - 特許庁

フレームバッファ３２，３４のデータバス，アドレスバスはフレームバッファ３３のそれとは独立して時分割でＭＰＵから制御可能である。例文帳に追加

Data buses and address buses of the frame buffers 32 and 34 can be controlled by the MPU on a time-division basis independently of those of the frame buffer 33. - 特許庁

マイクロコンピュータ７０は、特定のデータ領域の特定のデータによって、アドレスバス７３及びデータバス７４の異常を判定する。例文帳に追加

The microcomputer 70 determines the failures in the address bus 73 and the data bus 74 by the specific data in a specific data area. - 特許庁

入力信号再同期部２は、入力された制御信号１０−１〜ｎ、アドレスバス１１およびデータバス１２の再同期をとる。例文帳に追加

In an input signal resynchronizing part 2, inputted control signals 10-1 to 10-n, an address bus 11 and a data bus 12 are resynchronized. - 特許庁

被デバッグプログラムの実行中は、評価用ＣＰＵ１とプログラム格納メモリ２間でアドレスバス／データバスが専有される。例文帳に追加

During the execution of a program to be debugged, address bus/data bus are occupied between a CPU 1 for evaluation and a program storing memory 2. - 特許庁

コマンド／アドレスバスがデータバスと実質的に同一の負荷を持つメモリシステム及びその駆動方法の提供。例文帳に追加

To provide a memory system where a command/address bus has a load substantially identical with that of a data bus; and to provide its driving method. - 特許庁

テスト専用ＲＡＭ２４には、シングルチップモードによる動作中にアドレスバス及びデータバス上の情報が保存される。例文帳に追加

The information on address bus and data bus is stored in a dedicated test RAM 24 during the operation in the single chip mode. - 特許庁

またＣＰＵ１００からのデータバス１１０、アドレスバス１１１、リード・ライト制御信号１２０を全てハイインピーダンス状態にする。例文帳に追加

Further, it brings all of the data bus 110, address bus 111 and read/write control signal 120, into a high impedance state. - 特許庁

アドレス・データシフト部５は、アドレスバス５１およびデータバス５２の出力タイミングを調整して出力する。例文帳に追加

In an address data shift part 5, the output timings of an address bus 51 and a data bus 52 are controlled to output. - 特許庁

第１の符号解析器は、第１のマイクロプロセッサのアドレスバスまたはデータバスに現れる多ビットデータの履歴を、圧縮して符号化する。例文帳に追加

A first code analyzer compresses and encodes a history of multi-bit data appearing in a data bus or an address bus of a first microprocessor. - 特許庁

プロセッサＰとメモリＭ間に、メモリインタフェース回路Ａを設け、メモリインタフェース回路ＡとプロセッサＰとはアドレスバス１００、データバス１０３等を介して接続され、また、メモリインタフェース回路ＡとメモリＭとはアドレスバス１１０、データバス１１２等を介して接続されている。例文帳に追加

A memory interface circuit A is provided between a processor and a memory M; and the memory interface A and processor P are connected through an address bus 100, a data bus 103, etc., and the memory interface circuit A and memory M are connected through an address bus 110, a data bus 112, etc. - 特許庁

メモリシステムでは、第１チャンネルのデータバスと第２チャンネルのデータバスが共通制御及びアドレスバスを中心として左右側に配置される。例文帳に追加

In the memory system, a 1st channel data bus and a 2nd channel data bus are arranged on the right and left sides of a command control and address bus. - 特許庁

ＩＯＰ１２０からＤＭＡアクノリッジ信号DMA_ACK2を受けたＣＤ／ＤＶＤデコーダ１３０は、ＤＭＡアクノリッジ信号DMA_ACK2がアサートされている間、アドレスバスの下位１６ビットAddr[15:0]を、データバスのData[31:16]として使用し、データバスData[15:0]とあわせて、３２ビットのＤＭＡ転送を行う。例文帳に追加

While a DMA acknowledge signal DMA-ACK2 is asserted, a CD/DVD decoder 130 which receives the DMA acknowledge signal from an IOP 120 performs 32-bit DMA transfer together with a data bus Data(15:0) by using the low address 16-bit Addr(15:0) of an address bus as Data(31:16) of a data bus. - 特許庁

アドレス設定部５は共有されるデータバスＡ２へのデータ出力状態に基づいて、各装置１００、１０１、１０２に対して順次、データバスＡ２へのデータ出力許可として、アドレスバスＡ１へ指定アドレスを出力する。例文帳に追加

An address-setting section 5 sequentially permits each of devices 100, 101 and 102 to output data to a data bus A2, on the basis of a data output state to the data bus A2 shared in common an outputs and designated address to the data bus A1. - 特許庁

ＡＳＩＣ３ＭがＣＰＵ２とＡＳＩＣ３Ｓとのデータ転送の中継を行うことにより、ＡＳＩＣ３Ｓにおいて不要となったアドレスバス端子及びデータバス端子をＩ／Ｏポートとして使用する。例文帳に追加

When the ASIC 3M relays data transfer between the CPU 2 and the ASIC 3S, an address bus terminal and a data bus terminal not required by the ASIC 3S are used as I/O ports. - 特許庁

プロトコルスタックをハードウェアで生成するので、広域データバスと広域アドレスバスを使用することができ、その結果、大規模メモリアレイからのスループットをより高速で行えるようにすることができる。例文帳に追加

Since the protocol stack is generated by the hardware, a broadband data bus and a broadband address bus can be used and as a result, the throughput from the large-scale memory array is performed at higher speed. - 特許庁

コントローラは、ＲＡＭアドレス信号を受信する第１のアドレスバスと、ＲＡＭデータ信号を受信する第１のデータバスと、ＲＡＭ制御信号を受信する第１のコントロールバスとを有する。例文帳に追加

The controller has a first address bus for receiving a RAM address signal, a first data bus for receiving a RAM data signal, and a first control bus for receiving a RAM control signal. - 特許庁

該三叉路接続コントロール手段103は、各バス111、112、113のアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号発生用のバス・メモリ接続コントローラを有する。例文帳に追加

The three-way connection control means 103 includes a bus-memory connection controller connected to address buses and control buses of the respective buses 111, 112, 113 to transfer address and control signals therebetween, and for generating a data bus control signal. - 特許庁

メモリデバイスは更に、上記第２のアドレスバスと、上記第２のデータバスと、上記第２のコントロールバスとに接続されたＲＡＭメモリを有する。例文帳に追加

The memory device further has a RAM memory connected to the second address bus, the second data bus, and the second control bus. - 特許庁

テスト対象となるマイコン周辺機能の状態変化に対しては、アドレスバス、データバスを利用することなく、テスト用出力端子を通じてマイコンの外部に出力するワンチップマイコンのテスト回路を得る。例文帳に追加

To obtain a test circuit for a one-chip microcomputer which outputs state changes in microcomputer peripheral functions to be tested to the outside of the microcomputer through an output terminal for test without using an address bus and a data bus. - 特許庁

ＣＲＣブロックは、データバスおよびスヌープブロックに接続され、アドレスバス上で運ばれるデータアドレスが少なくとも１つのスヌープアドレスと合致するとデータからＣＲＣ符号を生成するように構成される。例文帳に追加

A CRC block is connected to the data bus and the snoop block and configured to generate a CRC code from data when a data address transferred on the address bus is matched with at least one snoop address. - 特許庁

この三叉路接続コントロール手段103は、それぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラを有する。例文帳に追加

The three-forked connection controlling means 103 has a bus-memory connection controller that is connected with each address bus and control bus, mutually transfers an address and a control signal, and generates a data bus control signal. - 特許庁

アドレスバス３及びデータバス４の双方の信号線の一部が断線しているときでも何れの信号線が断線しているかを正確に特定することを可能となす。例文帳に追加

To allow to accurately specify which signal line is broken, even when both an address bus 3 and a data bus 4 are broken partly. - 特許庁

すると、ＣＰＵ２は、ＥＰＲＯＭ５ａに書き込まれたデータ転送制御ソフトウェアを起動させることにより、メインソフトウェアをＥＰＲＯＭ５ａからアドレスバス６およびデータバス７を介してフラッシュメモリ３に転送する。例文帳に追加

Then the CPU 2 starts up data transfer control software written in the EPROM 5a to transfer main software from the EPROM 5a to a flash memory 3 via an address bus 6 and a data bus 7. - 特許庁

２つのトレースバッファメモリＡ，Ｂに対して制御バス３６，アドレスバス３６，データバス３８の何れかのデータを交互に格納するとともに、２つのトレースバッファメモリＡ，Ｂからデータを交互に出力する。例文帳に追加

The data of any of a control bus 36, an address bus 37 and a data bus 38 are alternately stored in two trace buffer memories A and B, and data are also alternately outputted from the two trace buffer memories A and B. - 特許庁

本発明は、アドレスバス及びデータバスを介して機能ブロックの制御を効率的に実行することが可能な半導体装置を提供することを目的とする。例文帳に追加

To provide a semiconductor device capable of efficiently controlling function blocks via an address bus and a data bus. - 特許庁

ＳＤＲＡＭ制御部８２は、データバス６１に接続されたデータ制御回路５１と、バッファ回路８３を介してアドレスバス６３に接続されたアドレス制御回路５３と、制御信号生成回路８５と、からなる。例文帳に追加

The SDRAM control part 82 comprises a data control circuit 51 connected to a data bus 61, an address control circuit 53 connected to the address bus 63 via a buffer circuit 83, and a control signal generating circuit 85. - 特許庁

ＣＰＵによるメモリチェックに要する時間を短縮するとともに、アドレスバスやデータバスにおける不良、メモリ取付けによる不良等も確実に検出できるメモリチェック装置を提供する。例文帳に追加

To provide a memory check device capable of reducing a time required for a memory check by a CPU, and certainly detecting a fault in an address bus or a data bus, a fault by memory installation or the like. - 特許庁

ＤＭＡ転送中等でアドレスバスやデータバスがＣＰＵ以外で占有される場合でもハングアップを検知しシステムを復旧させることを可能とする手段を提供する。例文帳に追加

To provide a means capable of detecting a hang-up and recovering a microcomputer system when an address bus or a data bus are occupied by something except a CPU during DMA transfer. - 特許庁

命令及びアドレスバスに使われるクロック信号の周波数とデータバスに対して使われるクロック信号の周波数とを別々に設定するサブシステム例文帳に追加

SUBSYSTEM FOR SETTING FREQUENCY OF CLOCK SIGNAL USED FOR INSTRUCTION AND ADDRESS BUS, AND FREQUENCY OF CLOCK SIGNAL USED FOR DATA BUS SEPARATELY FROM EACH OTHER - 特許庁

また、マイクロコンピュータ７０とは別に、ハード的に構成されたチェック装置を設ける必要がなく、簡素な構成でアドレスバス７３及びデータバス７４の異常を判定することができる。例文帳に追加

It can also determine the failures in the address bus 73 and the data bus 74 with simple structure without installing a check device as hardware besides the microcomputer 70. - 特許庁

ＤＳＰ２は、Ｎビットのアドレスバス、データバスに接続されているＳＤＲＡＭ３に対して特定のアドレスに特定のデータを書き込んだ後、読み込みを行う。例文帳に追加

A DSP 2 writes specified data in a specified address of an SDRAM 3 connected to the N-bit address bus and the data bus followed by reading. - 特許庁

また、この装置においてアドレスバスを用いない場合には、画像データバスを用い、Ｒ，Ｇ，Ｂの各色成分ごとに３回に分けて送ることにより対応できる。例文帳に追加

When the address bus in not used for the device, the image data bus is used and data are divided into respective R, G, B components, which are individually sent by three times in all. - 特許庁

共通のデータバス及びアドレスバスに、特性の異なる第１の不揮発メモリ（ＭＬＣ−ＮＡＮＤメモリ）１０２と第２の不揮発性メモリ素子（ＳＬＣ−ＮＡＮＤメモし）１０３が接続されている。例文帳に追加

A first non-volatile memory (MLC-NAND memory) 102 and a second non-volatile memory element (SLC-NAND memory) 103 whose characteristics are different are connected to a common data bus and an address bus. - 特許庁

クロック制御部３１は、アンダーフロー状態信号を受けると、テスト専用ＲＡＭへのアドレスバス情報及びデータバス情報の書き込みを停止させる。例文帳に追加

A clock control part 31 stops the writing of the address bus information and the data bus information to the dedicated test RAM when it receives the underflow state signal. - 特許庁

ＳＤＲＡＭおよびＳＲＡＭのアドレスバス、データバスを共通化して、オートリフレッシュサイクルと、ＳＲＡＭに対するメモリサイクルを並行して実施可能なメモリ制御装置および方法を提供する。例文帳に追加

To provide a memory control device and method capable of executing an auto-refresh cycle and a memory cycle for SRAM in parallel by sharing an address bus and a data bus for SDRAM and SRAM. - 特許庁

エミュレーション回路２０は、ＣＰＵ１１、メモリ１２およびＩ／Ｏ装置１３を含む情報処理装置１０と、アドレスバス３１、データバス３２およびコントロールバス３３により接続されている。例文帳に追加

An emulation circuit 20 is connected by an information processor 10 including a CPU 11, a memory 12 and an I/O device 13, an address bus 31, a data bus 32 and a control bus 33. - 特許庁