「内部クロック同期」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

外部クロック信号に同期する内部クロック信号を発生する方法および装置例文帳に追加

METHOD AND APPARATUS FOR GENERATING INTERNAL CLOCK SIGNAL THAT IS SYNCHRONIZED TO EXTERNAL CLOCK SIGNAL - 特許庁

外部から印加するクロック信号に同期して内部クロック信号を発生する同期型半導体メモリデバイス用の内部クロック発生回路及び内部クロック発生方法と、該内部クロック発生回路を有する同期型半導体メモリデバイスを提供する。例文帳に追加

To generate an internal clock signal synchronizing with a clock signal externally applied. - 特許庁

クロック駆動回路は基準クロック信号が遅延クロック信号のうち一つと同期しない時に、遅延された非同期クロック信号を内部クロック信号として出力する。例文帳に追加

When the reference clock signal is not synchronized with one of delayed clock signals, a clock driving circuit outputs the delayed asynchronous clock signal as the internal clock signal. - 特許庁

波形混合器は第１クロック信号の立上りエッジと第２クロック信号の立下りエッジに同期される内部クロック信号を発生する。例文帳に追加

A waveform mixer generates an internal clock signal to be synchronized with the rising edge of the first clock signal and the falling edge of the second clock signal. - 特許庁

ここには外部クロック信号が同期した内部クロック信号を発生するクロック発生回路が開示されている。例文帳に追加

The clock generation circuit for generating an internal clock signal with which an external clock signal is synchronized, is disclosed. - 特許庁

内部クロック信号が外部クロック信号に位相同期するまでに要するクロックサイクル数を低減する。例文帳に追加

To provide a circuit for generating a clock which decreases clock cycles required for phase locking between an internal clock signal and an external clock signal. - 特許庁

クロック生成部は、抑制部によって抑制された位相差信号に基づいて、外部クロックの位相と同期した内部クロックを生成する。例文帳に追加

A clock generation part generates the internal clock synchronized with the phase of the external clock on the basis of the phase difference signal suppressed by a suppression part. - 特許庁

外部クロック信号と内部クロック信号とを正確に同期させ、内部クロック信号のデューティーサイクルを５０％にすることができるクロック同期回路を提供すること。例文帳に追加

To provide a clock synchronization circuit that accurately synchronizes an external clock signal with an internal clock signal and adjusts the duty cycle of the internal clock signal up to 50%. - 特許庁

また、地震計１は、内部にクロック発生回路２０ａを備えており、クロック発生回路２０ａによって発生されるクロック信号（以下、内部クロック信号という。）は、ＧＰＳクロック信号と同期が取られている。例文帳に追加

The seismometer 1 is equipped inside with a clock generation circuit 20a, and the clock signal (hereinafter referred to as an inside clock signal) generated by the clock generation circuit 20a is synchronized with the GSP clock signal. - 特許庁

クロック同期回路６は否定論理積回路６ａ，６ｂからなり、内部クロック信号φＣＫのハイレベルに同期してアドレス信号を転送する。例文帳に追加

The clock synchronous circuits 6 consist of NAND circuits 6a, 6b, synchronize with a high level of an internal clock signal ϕCK and transfer an address signal. - 特許庁

ＤＬＬ回路により、ＬＧＬＳＩ１の内部クロック信号はＣＯＭＬＳＩから同期用基準クロック信号に同期する。例文帳に追加

The internal clock signal of the LGLSI 1 is synchronized with the synchronization reference clock signal from the COMLSI by the DLL circuit. - 特許庁

切替器５は、位相調整部４から出力された内部同期クロック１０３と外部同期クロック１０１とを切り替える。例文帳に追加

A changeover device 5 selects an internal synchronizing clock 103 outputted form the phase adjustment section 4 or the external synchronizing clock 101. - 特許庁

第１クロック発生回路は、チップセレクト信号が供給されたクロックサイクルおよびその次のクロックサイクルに、外部クロック信号に同期して第１内部クロック信号を生成する。例文帳に追加

A first clock generation circuit creates a first internal clock signal in a clock cycle to which the chip select signal is supplied, and its following clock cycle by synchronizing with an outer clock signal. - 特許庁

ここで、制御値生成ブロックは、内部クロック信号に同期して動作するとともに、外部から、内部クロック信号よりも低い周波数を有する外部クロック信号に同期して目標値を受信し、受信した目標値に基づいて、内部クロック信号に同期して変化する制御値を生成する。例文帳に追加

While operating in synchronization with the internal clock signal, the control value creation block receives a target value synchronizing with an external clock signal from outside, which has a lower frequency than the internal clock signal, and creates the control value which changes in synchronization with the internal clock signal based on the received target value. - 特許庁

同期型半導体メモリデバイス用の内部クロック発生回路及び内部クロック発生方法と、該内部クロック発生回路を有する同期型半導体メモリデバイス例文帳に追加

INTERNAL CLOCK GENERATING CIRCUIT AND INTERNAL CLOCK GENERATING METHOD FOR SYNCHRONOUS SEMICONDUCTOR MEMORY DEVICE, AND SYNCHRONOUS SEMICONDUCTOR MEMORY DEVICE HAVING THE INTERNAL CLOCK GENERATING CIRCUIT - 特許庁

外部クロック信号に粗い精度で位相同期したクロック信号を生成する周波数決定回路（８３）と、外部クロック信号に微細精度で位相同期した内部同期信号を生成する微調整回路（８５）とを設ける。例文帳に追加

This device is provided with a frequency-determining circuit 83 which generates a clock signal roughly synchronized in phase with the external clock signal and a fine adjusting circuit 85 generating an internal synchronizing signal which is precisely synchronized in phase with the external clock signal. - 特許庁

これにより、各ＬＳＩ2,3,4の内部クロック生成回路11,12,13は、クロック同期信号SYNC_PULSEに同期して、各水晶発振子8,9,10の信号を逓倍した高速のバスクロック信号CLK1,2,3を生成して共通の同期バス１へ送信する。例文帳に追加

Thus, the internal clock generating circuits in the respective LSI 2, 3, and 4 respectively generate high speed bus clock signals CLK 1, 2, and 3 by multiplying the signals of crystal oscillators 8, 9, and 10 synchronously with the clock synchronizing signals SYNC_-PULSE, and transmit them to a common synchronizing bus 1. - 特許庁

外部から入力されたクロック信号と同期した内部クロック信号を生成するクロック同期回路１ａを有する半導体メモリにおいて、クロック同期回路の内部動作を制御するクロック信号として、入力クロック信号に対する分周倍率を選択的に切り替えたクロック信号を使用する。例文帳に追加

In the semiconductor memory having a clock synchronous circuit 1a for generating the inner clock signal which synchronizes with clock signal input from outside, a clock signal for which frequency dividing rate for the input clock signal is selectively switched is used as a clock signal for controlling inner action of the clock synchronous circuit. - 特許庁

同期信号発生回路５０は、内部クロックｉｎｔ．ＣＬＫ、ダミークロックＤＳＣＬＫおよび内部データストローブ信号ｉｎｔ．ＤＱＳを発生する。例文帳に追加

The synchronous signal generating circuit 50 generates an internal clock int.CLK, a dummy clock DSCLK, and an internal data strobe signal int.DQS. - 特許庁

同期化は内部クロック信号によって実行され、内部クロック信号全部が単一の遅延フィードバックループから生成される。例文帳に追加

Synchronization is performed by internal clock signals, and all internal clock signals are generated from a single delay feedback loop. - 特許庁

音声処理システムの内部生成クロックを外部クロックに対して信号同期することを可能にし、内部の高逓倍ＰＬＬ回路を不要にする。例文帳に追加

To eliminate the need of an inner high multiple PLL circuit by making an internally generated clock signal synchronizable with an outer clock in a sound processing system. - 特許庁

この高速内部クロック１８をテスト対象回路１６に供給し、この内部高速クロック１８に同期させて所定の試験を実行する。例文帳に追加

The high-speed internal clock 18 is supplied to a test object circuit 16, and a prescribed test is executed synchronously with the internal high-speed clock 18. - 特許庁

コマンドラッチ回路は、第１内部クロック信号に同期して内部コマンド信号を取り込む。例文帳に追加

A command latch circuit fetches the internal command signal by synchronizing with the first internal clock signal. - 特許庁

内部クロック発生部２は、外部クロック信号ＣＬＫ０に基づいて、外部クロック信号ＣＬＫ０に対して同期制御された内部クロック信号ＣＬＫを出力する。例文帳に追加

The internal clock generating section 2 outputs an internal clock signal CLK of which synchronism for an external clock signal CLK0 is controlled based on the external clock signal CLK0. - 特許庁

外部クロックに同期して内部クロックを発生させ、この内部クロックを用いてオフチップドライバ回路におけるデータ出力動作を制御する際に、外部クロックに対して位相ずれを起こさずにデータを出力させる。例文帳に追加

To output data without causing any phase deviation in an external clock at the time of generating an internal clock synchronously with the external clock and controlling the data output operation at an off-chip driver circuit by using the internal clock. - 特許庁

分周器１３で基準クロックを分周したカウンター値と、発振回路１１からの基準クロック、または１／２分周回路１２で基準クロックを１／２分周したクロックにより、同期クロック生成回路１６でリアルタイムクロック装置内部の同期クロックを生成し、これを同期回路１４，１８に分配する。例文帳に追加

A synchronous clock within the real time clock device is generated in a synchronous clock generation circuit 16 by a counter value obtained by dividing a reference clock divided by a divider 13, a reference clock from an oscillating circuit 11, or a clock obtained by 1/2-dividing the reference clock by a 1/2 dividing circuit 12, and it is distributed to synchronizing circuits 14 and 18. - 特許庁

クロック同期回路と、複数のレプリカ遅延回路と、を備え、それらを使用するクロック信号がある半導体装置において、クロック同期回路の同期の範囲外でもクロック信号同士のタイミング関係が、同期範囲内におけるタイミング関係と等しくなるように、内部クロックの経路にクロック遅延手段を設けた。例文帳に追加

In a semiconductor device provided with a clock synchronizing circuit and a plurality of replica delay circuit, and having a clock signal using them, a clock delay means is provided at a path of an internal clock so that timing relation of clock signals themselves becomes equal to timing relation in a synchronizing range even in out of range of synchronism of a clock synchronizing circuit. - 特許庁

その際、基準クロックから内部クロックを２種類作成し、一方のクロックに同期させてアナログ値を取り込んでそれを並列処理でデジタルに１クロックで変換し、他方のクロックに同期させて直列に並べて出力する。例文帳に追加

At the time, the two kinds of internal clocks are prepared from a reference clock, an analog value is fetched in synchronism with one of the clocks and it is digitally converted by one clock by the parallel processings and serially arranged and outputted in synchronism with the other clock. - 特許庁

遅延同期ループは、前記内部クロック信号の位相を前記入力信号の位相に同期させて復元同期信号として発生する。例文帳に追加

The delay-locked loop is controlled by the phase control signal, locks the phase of the internal clock signal with the phase of the input signal, and generates a recovery locking signal. - 特許庁

それぞれ内部クロックＩＣＬＫＷ，ＩＣＬＫＷＡを生成するクロック生成回路７０，８０と、内部クロックＩＣＬＫに同期してレイテンシをカウントするレイテンシカウンタと、内部クロックＩＣＬＫＷＡに同期してライトリカバリ期間をカウントするリカバリカウンタとを備える。例文帳に追加

The semiconductor memory device includes: clock generation circuits 70 and 80 for generating internal clocks ICLKW and ICLKWA, respectively; a latency counter for counting latency in synchronization with the internal clock ICLK; and a recovery counter for counting a write recovery period in synchronization with the internal clock ICLKWA. - 特許庁

そして、第１の外部クロック信号を所定時間遅延させてそれに同期する第１の内部クロック信号をする第１の内部クロック発生回路と、第１及び第２の外部クロック信号の位相差を検出し、当該位相差を第１の内部クロック信号の位相に加えて第2の内部クロック信号を発生する第２の内部クロック発生回路とを有する。例文帳に追加

The reference clock N22 of the 1st internal clock generating circuit is supplied to a variable delay circuit 31 in the 2nd internal clock generating circuit 16. - 特許庁

外部クロック信号のライジングとフォーリング時点に同期した高周波の内部クロック信号を生成させるために、内部クロック信号により内部コマンドとアドレスを処理し、データの入力と出力を行うように構成された半導体メモリ装置であり、外部クロック信号のライジング時点とフォーリング時点に同期した内部クロック信号を生成するクロック発生回路を備えている。例文帳に追加

This semiconductor memory is constituted so that an internal command and an address are processed by an internal clock signal to generate an internal clock signal of a high frequency synchronizing with rising and falling time of an external clock signal and input/output of data is performed, and the device is provided with a clock generating circuit generating an internal clock signal synchronizing with the rising time and the falling time of an external clock signal. - 特許庁

クロック選択部３１０は、選択された位相同期ループ回路のクロック信号を入力し、ロッキング信号ＬＯＣＫが入力されると入力クロック信号を内部クロック信号ＣＬＫ＿ＩＮＴとして出力する。例文帳に追加

A clock selection part 310 inputs a clock signal from the selected phase synchronizing loop circuit, and when the locking signal LOCK is inputted, outputs the input clock signal as an internal clock signal CLK-INT. - 特許庁

動作環境変動時においても安定に外部クロック信号または参照クロック信号に位相同期した内部クロック信号を生成するクロック再生回路を提供する。例文帳に追加

To provide a clock-regenerating circuit generating an internal clock signal which is stably synchronized in phase with an external clock or reference clock signal, even if operation environment changes. - 特許庁

データストローブ信号は、遅延ロックループからのクロック信号を用いて生成され、内部インタリーブクロック信号と同期化される。例文帳に追加

The data strobe signal is generated using clock signals from the delay-locked loop and is synchronized with the internal interleaved clock signals. - 特許庁

内部同期信号として、外部クロック信号或いはランダムクロック信号の何れか一方を用いることができるようにした集積回路の提供。例文帳に追加

To provide an integrated circuit capable of using an external clock signal or random clock signal as an internal synchronizing signal. - 特許庁

位相調整部４は、高精度発振器３出力の内部信号源クロック１０２の位相を外部同期クロック１０１の位相に合わせ込む。例文帳に追加

A phase adjustment section 4 matches the phase of an internal signal source clock 102 being an output of the high accuracy oscillator 3 and the phase of the external synchronizing clock 101. - 特許庁

動作タイミング生成部は、外部クロックに同期する内部クロックに基づいて複数の動作タイミングを生成する。例文帳に追加

The operation timing forming section forms a plurality of operation timings based on the internal clock synchronized with the external clock. - 特許庁

スイッチング電源において、回路の複雑化、端子の増加を抑制して、内部クロックまたは外部クロックに同期した信号を出力させることができるクロック同期回路を提供する。例文帳に追加

To provide a clock synchronization circuit of a switching power supply that enables the output of a signal synchronous with an internal clock or an external clock while suppressing the complication of the circuit and an increase in the number of terminals. - 特許庁

外部クロックに対し位相の遅れた内部クロックＰＣＬＫに同期して外部から取り込まれた信号を、遅延分周クロックＲＳＥＬＩに同期してラッチ回路２２に保持する。例文帳に追加

A signal fetched from the outside synchronously to an internal clock PCLK, whose phase is delayed with respect to the external clock, is held in a latch circuit 22 synchronously to the delayed phase-divided clock RSELI. - 特許庁

データストローブ信号出力回路３００は、内部クロックとＤＬＬクロックとを受け、内部クロックに同期してデータストローブ信号ＤＱＳを生成し、ＤＬＬクロックに同期して、生成したデータストローブ信号ＤＱＳを出力する。例文帳に追加

The data strobe signal output circuit 300 receives an internal clock and a DLL clock, generates a data strobe signal DQS synchronizing with an internal clock, and outputs a generated data strobe signal DQS synchronizing with a DLL clock. - 特許庁

この発明は、外部クロック信号よりも高周波の内部クロック信号に基づいて半導体記憶装置のテスト動作を実施し、内部クロック信号に同期して得られたテスト結果のデータの一部を選択し、選択したデータを外部クロック信号に同期してテスタ装置に与えて構成される。例文帳に追加

Test operation of a semiconductor memory is performed based on an internal clock signal of a high frequency other than an external clock signal, one part of data of a test result obtained synchronizing with the internal clock signal is selected, and the selected data is given to a tester device synchronizing with the external clock signal. - 特許庁

プリンタの内部クロックを容易に同期させて、就業時間にあわせたプリンタの制御を可能にする。例文帳に追加

To easily synchronize the internal clock of a printer to control the printer according working hours. - 特許庁

そのフレームの送信完了時には、内部クロック同期カウンタのカウント動作のみを停止させる。例文帳に追加

When the transmission of frames is completed, only the count operation of the internal clock synchronous counter is stopped. - 特許庁

ＣＰＵ１は、内部クロック信号Iclkに同期してデータ信号DIを出力する。例文帳に追加

A CPU 1 outputs a data signal DI synchronously with an inside clock signal Iclk. - 特許庁