「反転フリップフロップ回路」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

受光周期信号４０が反転するとフリップフロップ回路ＦＦ１がリセットされ、発振回路１は発振を開始しランプ２０が点灯する。例文帳に追加

When the light acceptance periodic signal 40 reverses, the flip-flop circuit FF1 is reset to have the oscillation circuit 1 start oscillating and the lamp is lit. - 特許庁

ＪＫフリップフロップ回路６０、６２のＪ端子は定電圧電源に接続されており、反転Ｋ端子は接地されている。例文帳に追加

The JK flip-flop circuit 60, 62 has a J terminal connected with a constant voltage power supply and a grounded inverted K terminal. - 特許庁

遅延出力取込み用フリップフロップ１７１〜１７３は、フリップフロップ１３への組合せ論理回路出力（クロック周期毎に反転状態におかれる）を遅延バッファ２１〜２４を介して、遅延量が異なる組合せ論理回路出力を取込む。例文帳に追加

Delay output fetching flip-flops 171-173 fetch the output signals obtained, by passing the output (which is made into an inverted state at each clock cycle) to a flip-flop 13 of the combined logic circuit via delay buffers 21-24, and changing the output of the combinational logic circuit into outputs having different delay amounts of the logic circuit. - 特許庁

トグル型フリップフロップ回路（TFF）は、クロックck及び反転クロックckbにより、ラッチ部２２Ａ,２２Ｂにラッチされた出力端子out及び反転出力端子outbの信号が反転する回路である。例文帳に追加

In a toggle type flip-flop circuit (TFF), each signal of an output terminal (out) and an inverse output terminal (outb) latched at latch portions 22A, 22B are converted through a clock (ck) and an inverse clock (ckb). - 特許庁

ＲＳフリップフロップ回路１０１のインバータ回路１１１は、ノードＡの電位Ｖａを反転させて信号Ｑ_を出力回路１０２に供給する。例文帳に追加

The invertor circuit 111 of an RS flip-flop circuit 101 reverses the potential Va of a node A and supplies a signal Q_ to an output circuit 102. - 特許庁

クロックドインバータ回路ＩＮＶ０は、クロック信号ＰＣＬＫＢがローレベルである場合にアクティブとされ、フリップフロップ回路ＦＦの出力信号を反転して保持回路ＬＡＴＣＨに出力する。例文帳に追加

The clocked inverter circuit INV0 is made active when the clock signal PCLKB is in the low level to output an output signal of the flip-flop circuit FF for output to a latching circuit LATCH. - 特許庁

ＪＫフリップフロップ回路６２のＱ端子はＡＮＤ回路６４の一方の入力端子と接続されており、反転Ｑ端子はＡＮＤ回路６６の一方の入力端子に接続されている。例文帳に追加

The JK flip-flop circuit 62 has a Q terminal connected with one input terminal of the AND circuit 64 and an inverted Q terminal connected with one input terminal of the AND circuit 66. - 特許庁

消費電力制御回路２０は、Ｄ型フリップフロップ（Ｄ−ＦＦ）２１及び３つの反転回路２２を有し、遅延クロック信号Ａ１１に同期した発振回路を構成し、所定の電力を消費する。例文帳に追加

A power consumption control circuit 20 is provided with a D-type flip-flop (D-FF) 21 and three inverter circuits 22, constitutes an oscillator circuit synchronized with the delay clock signal A11 and consumes prescribed power. - 特許庁

遅延回路１２は正相出力をクロックの一周期分だけ遅延させ反転して出力し、遅延回路１０はそれをＤ型フリップフロップの遅延時間の２倍だけ遅延させ出力する。例文帳に追加

A delay circuit 12 delays the noninverting output by one period of the clock and provides an inverted output, and delay circuit 10 delays the output of the circuit 12 by a time twice the delay time of the D flip-flop and provides an output of the result. - 特許庁

フリップフロップＦＦ２は、位相が反転した二つの低い周波数のクロックとして各々、アンド回路２の一方の入力端子と、アンド回路３の一方の入力端子に出力する。例文帳に追加

The flip-flop FF2 outputs to one of the input terminals of the AND circuit 2 and to one of the input terminals of the AND circuit 3 respectively as a clock of the two low frequencies of which phase is inverted. - 特許庁

ＲＳフリップフロップＲＳＦＦの出力信号／ＥＮは、インバータＩＮＶ１によって反転されて放電イネーブル信号ＥＮとなり、充放電回路１０のスイッチング回路ＳＷに入力される。例文帳に追加

The output signal/EN of the RS flip-flop RSFF is inverted by an inverter INV1 and becomes a discharge enable signal EN, and then is input to a switching circuit SW of the charge and discharge circuit 10. - 特許庁

また、このフリップフロップ回路４は、電源の投入時にコンデンサＣ２、Ｃ３により初期化され、検出回路３の検出レベルが所定値になったときに、安定状態が反転する。例文帳に追加

Furthermore, the flip-flop circuit 4 is initialized by capacitors C2, C3 at application of power and inverts its stable state when a detected level of the detection circuit 3 reaches a prescribed level. - 特許庁

又、グレイコードカウンタ１００は、第１のビットから第４のビットの各値（Ｑ［０］〜Ｑ［３］）を示す第１段から第４段までのＤ型フリップフロップ回路１１１，１２１，１３１，１４１と、クロック信号の入力毎に、何れのビットの値を反転させるかを決定するためのＤ型フリップフロップ回路１０１とを有する。例文帳に追加

The counter 100 comprises D-type flip-flop circuits 111, 121, 131 and 141 of a first to a fourth stage indicate each bit value (Q[0]-Q[3]) of a first to a fourth bit and a D-type flip-flop circuit 101 to determine which bit value should be reversed. - 特許庁

その選択回路の出力が入力されるフリップフロップは、出力の極性が、通常データに対しては正転極性であり、スキャンテスト用データに対しては反転極性である。例文帳に追加

As for the flip-flop to be input with the output of the selecting circuit, a polarity of the output is normal rotation polarity to the normal data and is reversal rotation polarity to the scan testing data. - 特許庁

トグル型フリップフロップ回路は、論理ゲートの出力信号を受け、所定幅のパルス信号を検出するたびに、論理レベルが反転する信号を、第２クロック信号として出力する。例文帳に追加

A toggle type flip-flop circuit receives the output signal of the logic gate, and outputs a signal which is inverted in logical level as a second clock signal each time the pulse signal having the prescribed width is detected. - 特許庁

例えば、前記複数のラッチ回路は、ループ状に接続され、クロック端子には前記第１のクロック信号又は前記第１のクロック信号の論理反転信号が入力される複数のフリップフロップである。例文帳に追加

For example, the plurality of latch circuits are a plurality of flip-flops which are connected in a loop shape and in each of which the first clock signal or a logic inverted signal of the first clock signal is inputted to a clock terminal. - 特許庁

ここで、読み出しビット線ＲＢＬ＿ｍの電位はフリップフロップ回路ＦＦ＿ｍのような反転増幅回路に入力され、反転増幅回路によって反転された電位が書き込みビット線ＷＢＬ＿ｍに出力される構造とする。例文帳に追加

Here, the potential of the read bit line RBL_m is input to an inverting amplifier circuit such as a flip-flop circuit FF_m, and the potential which has been inverted by the inverting amplifier circuit is output to the write bit line WBL_m. - 特許庁

ＲＳフリップフロップ回路３２ｃは、セット端子Ｓに加熱温度検出回路３２ａからの出力信号を受け、リセット端子Ｒに再起動回路３２ｂからの出力信号受け、これらの演算結果を非反転出力端子ＱからＮＯＲ回路３３に出力する。例文帳に追加

The RS flip flop circuit 32c receives output signals from the overheat temperature detection circuit 32a at a set terminal S and output signals from the restarting circuit 32b at a reset terminal R, and outputs the results of these computations to the NOR circuit 33 through an noninverting output terminal Q. - 特許庁

ザップ回路３３は、制御端子Ｔ_C と接続された電源端子ＶＣＣと、加熱保護回路３２のＲＳフリップフロップ回路３２ｃの反転出力端子と接続された入力端子ＩＮと、ＮＡＮＤ回路３４の一方の入力端子と接続された出力端子ＯＵＴとを有している。例文帳に追加

The zap circuit 33 includes a power supply terminal VCC connected with a control terminal TC, an input terminal IN connected with the inverting output terminal of the RS flip flop circuit 32c of the overheat protection circuit 32, and an output terminal OUT connected with one input terminal of a NAND circuit 34. - 特許庁

ＡＮＤ回路３３は、アイパタンが連続して同一極性であった直後にアイパタンの極性が反転した場合を除き、アイパタンの極性が反転した場合には、セレクタ２７の出力値をマスクし、その他の場合には、セレクタ２７の出力値をフリップフロップ３４に与える。例文帳に追加

An AND circuit 33 masks the output value of the selector 27 when the polarity of the eye pattern is inverted except a case when the polarity of the eye pattern is inverted immediately after the time when the eye pattern continuously has the same polarity, and also, it gives the output value of the selector 27 to a flip-flop 34 in the case other than that. - 特許庁

書き込み制御回路８は、ＴＡＰコントローラ１４がアイドル状態であることを表すアイドル信号ＩｄｌｅをＴＡＰコントローラ１４が出力するごとに出力を反転させ、かつＴＡＰコントローラ１４が出力するリセット信号Ｒｅｓｅｔによりリセットされるフリップフロップ回路を備え、このフリップフロップ回路はその出力を書き込み許可信号ＪＷｒＥｎとして被テスト回路４に出力する。例文帳に追加

A write control circuit 8 is equipped with a flip-flop circuit which inverts its output each time a TAP controller 14 outputs an idle signal Idle representing that the TAP controller 14 is idle and is reset with a reset signal Reset outputted by the TAP controller 14 and this flip-flop circuit outputs its output as a write enable signal JWrEn to the tested circuit 4. - 特許庁

抵抗Ｒ１２及びコンデンサＣ５は、ＤフリップフロップＦ１の暗号鍵出力の反転信号を積分する安定化積分器を構成し、その積分された信号を、演算増幅器Ａ４でゲイン調整して、ホワイトノイズをレベル弁別するシュミットトリガ回路に入力する。例文帳に追加

A resistance R12 and a capacitor C5 compose a stabilizing integrator which integrates the reversing signal of a cryptographic key output of D flip flop F1, and the integrated signal is adjusted in the gain by an operational amplifier A4, and inputted to a Schmitt-trigger circuit which discriminates the white noise by level. - 特許庁

送信データが入力されるホトカプラ１１及び送信データの反転信号が入力されるホトカプラ１２の出力ｓ２、ｓ３をＡＮＤ回路２１に入力し、その出力ｓ４を、Ｄ型フリップフロップ２２のクロック入力端子ＣＬＫに入力する。例文帳に追加

Outputs s2 and s3 from a photocoupler 11 receiving transmission data and a photocoupler 12 receiving an inverted signal of the transmission data are delivered to an AND circuit 21 and the output s4 therefrom is delivered to the clock input terminal CLK of a D flip-flop 22. - 特許庁

書込用ビット線対に供給される電圧を反転させてフリップフロップ回路にデータを書き込む場合に、書込用ビット線を流れる電流波形のピークを鈍らせて、電源ノイズを低減させ、ひいては低消費電力化を図ることができるようにする。例文帳に追加

To reduce power consumption by making dull the peak of a waveform of a current that flows in a write bit line, when writing data into a flip-flop circuit, while inverting a voltage to be supplied to a pair of write bit lines, thereby reducing the power supply noise. - 特許庁