「自己整合ソース」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

制御ゲート１８に自己整合的にソース、ドレイン拡散層１９が形成される。例文帳に追加

Source and drain diffusion layers 19 are made in a self alignment manner for the control gate 18. - 特許庁

不透明なゲート電極３４と相補的に対向するように自己整合して形成されたソース電極４２及びドレイン電極４４を備える。例文帳に追加

The thin film transistor has a source electrode 42 and a drain electrode 44 formed by self-aligning to be complementarily opposed to the opaque gate electrode 34. - 特許庁

導電層はフォトレジストに従ってエッチングされ、チャネル絶縁層に自己整合するソース／ドレインの電極が形成される。例文帳に追加

The conductive layer is etched by following the photoresist, and the electrode of source/drain which is self-aligned to the channel insulating layer is formed. - 特許庁

ソース配線の形成には、慣用技術であるマージンレス化を行う自己整合技術が適用されることが特に有効である。例文帳に追加

For the formation of the source wiring, application of a self aligning technique for eliminating a margin which is a common technique is especially effective. - 特許庁

非エピタキシャル隆起型ソース／ドレインおよび自己整合型ゲートを有するＣＭＯＳ構造と製造方法例文帳に追加

CMOS STRUCTURE WITH NON-EPITAXIAL RAISED SOURCE/DRAIN AND SELF-ALIGNED GATE, AND METHOD OF MANUFACTURING THE SAME - 特許庁

これによって、高濃度ソース領域６と低濃度ドレイン領域４との間に自己整合的に微細なｐ型のチャネル領域５を形成する。例文帳に追加

Consequently, a fine p-type channel region 5 is formed between the source region 6 and a low-concentration drain region 4 in a self-aligning way. - 特許庁

Ｎ^+ 型のソース，ドレイン拡散層１６（１６Ｓ，１６Ｄ）は、ゲート電極を隔てて自己整合的に配されている。例文帳に追加

N+-type source and drain diffusion layers 16 (16S and 16D) are arranged in a self-aligning way on both sides of the gate electrode 14. - 特許庁

シリコン・サイドウォール・ソースおよびドレイン・コンタクトに適用できる新規な自己整合された（サリサイド）方法を提供すること。例文帳に追加

To provide a self-aligned silicide process applicable to contacting silicon, sidewall, source, and drain. - 特許庁

薄膜トランジスタにおいて、ソース／ドレイン領域に高抵抗領域（ＨＲＤ）を自己整合的に形成する方法を提供する。例文帳に追加

To provide a method of forming source and drain regions in a high- resistance domain(HRD) in a self alignment manner, in a thin-film transistor. - 特許庁

概略三角形状の絶縁物２２によって、ソース／ドレイン領域へのコンタクト部を自己整合的に決める。例文帳に追加

A contact part is set in a self-aligning manner on a source/drain region using an approximately triangular insulator 22. - 特許庁

この半導体装置は、ダミーゲートをマスクにして自己整合的にソース／ドレイン領域を形成すると共に自己整合的にゲート電極を形成している為、ソース／ドレイン領域とゲート電極に合わせずれが生じず微細化された素子を形成することができる。例文帳に追加

In the semiconductor device, a dummy gate is used a mask for forming the source/drain region in a self- alignment manner, and at the same time the gate electrode is formed in self- alignment manner, thus forming the fine element without generating matching deviation between the source/drain region and gate electrode. - 特許庁

側壁膜を形成したゲート電極に対し自己整合的に第１導電型不純物をイオン注入し、第１のソース・ドレイン領域より深い深さを有する第２のソース・ドレイン領域（２１ｐ、２１ｎ）を形成する。例文帳に追加

Second source-drain regions (21p, 21n) deeper than the first source-drain regions are formed, by implanting ions of the first conductivity impurity, in a self-aligned manner to the gate electrode with the sidewall film formed therein. - 特許庁

自己整合型ソース線形成方法において、ソース線形成時のマスクとしてフォトレジストを使用せず、制御ゲートの上面の露出を防止することのできる不揮発性半導体記憶装置およびその製造方法を提供する。例文帳に追加

To provide a nonvolatile semiconductor memory and its fabricating method in which the upper surface of the control gate can be prevented from being exposed without using photoresist as a mask at the time of forming a self-aligned source line. - 特許庁

次に、該透明導電層にパターン形成プロセスを実行して、ソースとドレインとを形成し、ソース、ドレイン、及び誘電体層を覆うようアクティブ層を形成して、自己整合ＴＦＴ構造体が完成する。例文帳に追加

Then, a pattern forming process is carried out for the transparent conductive layer, a source and a drain are formed, an active layer is formed in such a manner that the source, the drain, and the dielectric layer are covered, and a self-alignment TFT structure is completed. - 特許庁

自己整合によるソース配線の形成の際にメモリセルのソース拡散層にダメージがなく、Ｗ／Ｅ信頼性の良好な、不揮発性半導体記憶装置およびその製造方法を提供する。例文帳に追加

To provide a non-volatile semiconductor memory device and a manufacturing method thereof, where the memory device is high in W/E(writing/erasing) reliability, and the source diffusion layer of a memory cell is protected against damage when a source wiring is formed in a self-aligned manner. - 特許庁

ソース領域、チャネル領域、ドレイン領域と、ソース領域とドレイン領域との領域上に形成された層間酸化膜と、チャネル領域上に自己整合的に形成されたゲート酸化膜と、チャネル領域上にゲート酸化膜を介して自己整合的に形成されたゲート電極とからなるＭＯＳトランジスタ。例文帳に追加

This MOS transistor consists of a source region, a channel region, a drain region, an interlayer oxide film formed on a region between the source region and the drain region, a gate oxide film which is formed on the channel region by self alignment, and a gate electrode which is formed on the channel region via the gate oxide film by self alignment. - 特許庁

半導体基板１のチャネル形成領域直上に形成したダミーゲート電極４ａをマスクにイオン注入し、ダミーゲート電極に対して自己整合的にソース・ドレイン領域５を形成する。例文帳に追加

Ions are implanted with a dammy gate electrode formed right on a channel formation region of a semiconductor substrate 1 as a mask to form a source and drain region 5 self-alignedly against the dummy gate electrode. - 特許庁

低抵抗ソール領域と高ソース結合を持つフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合方法、及びそれにより作られたメモリアレイ例文帳に追加

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL WITH LOW RESISTANCE SOURCE REGION AND HIGH SOURCE COUPLING, AND MEMORY ARRAY MADE THEREBY - 特許庁

そして、浮遊ゲート電極６は制御ゲート電極７に対して、ドレイン領域４は制御ゲート電極７に対して、ソース領域３は浮遊ゲート電極６に対して、それぞれ自己整合的に形成されている。例文帳に追加

The floating gate electrode 6 is formed aligning itself with the control gate 7, a drain region 4 with the control gate electrode 7, and a source region 3 with the floating gate electrode 6. - 特許庁

ソース／ドレイン領域のシート抵抗とコンタクト抵抗を低減させながら自己整合コンタクト・プロセスが適用できるＭＯＳトランジスタを提供する。例文帳に追加

To provide a MOS transistor for applying a self-alignment contact process while reducing the sheet resistance and contact resistance of source/drain regions. - 特許庁

自己整合的にソース線を形成するためのマスクとして第１のシリコン窒化膜１６ａマスクよりも薄い膜厚の第２のシリコン窒化膜マスク１７ａを形成する。例文帳に追加

A second silicon nitride mask 17a thinner than the first silicon nitride mask 16a is used for forming a self-aligned source line. - 特許庁

この光学フィルタアイランド２２２を利用して、レーザドーピング法を用いて、半導体構造２００にソース領域２１４とドレイン領域２１８を自己整合的に形成する。例文帳に追加

By utilizing the optical filter island 222, a source region 214 and a drain region 218 are formed self-aligningly in a semiconductor structure 200 by applying laser doping technique. - 特許庁

ゲート電極２ｂと他のゲート電極２ｅとの間隔Ｌは、ゲート電極２ａ、２ｂ間の間隔よりも大きく、この領域に自己整合的にｎ^+ソース領域３３ｂが形成されている。例文帳に追加

A distance L between the gate electrode 2b and another gate electrode 2e is larger than the distance between the electrodes 2a and 2b, and an n+ source region 33b is formed in this region in a self-aligned manner. - 特許庁

ソース部位とドレイン部位が、ゲート絶縁層を介して配されるゲート電極と自己整合して配され、且つ、コプレーナ構造からなる構成をとることができる。例文帳に追加

The source and the drain are arranged as self-aligned with a gate electrode arranged through a gate insulation layer, and have a coplanar structure. - 特許庁

この後、ゲート電極５に対して自己整合的にｐ^+ 型のソース領域８およびドレイン領域９を形成し、ｐチャネルＭＩＳトランジスタを形成する。例文帳に追加

Subsequently, p^+ type source region 8 and drain region 9 are formed while being self-aligned with the gate electrode 5 thus forming a p-channel MIS transistor. - 特許庁

低耐圧ＭＯＳトランジスタのしきい値電圧が変化するのを防ぐとともに、ＬＤＭＯＳトランジスタのチャネル用拡散層とソース拡散層をともに自己整合的に形成する。例文帳に追加

To prevent threshold voltage of a low breakdown strength MOS transistor from varying and to form a channel diffusion layer and the source diffusion layer of an LDMOS transistor, while being self-aligning. - 特許庁

ソース側消去を伴うフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合法及びこれによって形成されるメモリアレイ例文帳に追加

SELF-ALIGNED METHOD OF FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS WITH SOURCE SIDE ERASE, AND MEMORY ARRAY MADE THEREBY - 特許庁

シリコンの選択的エピタキシャル成長を利用せずに、ＳＯＩ上にＣＭＯＳ構造用の自己整合型隆起ソース／ドレインを実現させる、ＣＭＯＳ構造および方法を提供すること。例文帳に追加

To provide a CMOS structure and a method of achieving self-aligned raised source/drain for CMOS structures on SOI without relying on selective epitaxial growth of silicon. - 特許庁

ダミーゲート絶縁膜４０７及びダミーゲート電極４０９を形成し、多結晶シリコン膜４０５に自己整合的に不純物を注入してソース領域４０５Ｓ及びドレイン領域４０５Ｄを形成する。例文帳に追加

A dummy gate insulating film 407 and a dummy gate electrode 409 are formed and impurities are implanted in a polycrystalline silicon film 405 by a self alignment to form source and drain regions 405S and 405D in the film 405. - 特許庁

ゲート電極１１１をドーピングマスクに用いることにより、半導体層にチャネル形成領域１１９、ソース領域１１５、ドレイン領域１１６、低濃度不純物領域１１７、１１８が自己整合的に形成される。例文帳に追加

A channel formation area 119, a source area 115, a drain area 116, lightly doped areas 117 and 118 are formed on the semiconductor layer so as to be self-aligned by using the gate electrode 111 as a doping mask. - 特許庁

窒素雰囲気中で１回目の熱処理（７５０℃）を行い，ゲート領域，ソース領域，およびドレイン領域にそれぞれ自己整合的にシリサイド膜３１，３２，３３（膜厚３０ｎｍ）を形成する。例文帳に追加

First thermal treatment (750°C) is performed in a nitrogen atmosphere to self-aligningly form silicide films 31, 32 and 33 (thickness: 30 nm each) on a gate region, a source region, and a drain region, respectively. - 特許庁

ゲート電極の上部および側壁を覆う絶縁膜の材質に関係なく、ＭＩＳＦＥＴのソース、ドレインに接続する接続孔をゲート電極に対して自己整合的に形成する。例文帳に追加

To form in a self-aligned manner a connection hole connecting to a source and a drain of MISFET relative to a gate electrode regardless of the material of an insulation film covering the top and side wall of the gate electrode. - 特許庁

この後、ゲート電極７に対して自己整合的にｐ^+ 型のソース領域１０およびドレイン領域１１を形成し、ｐチャネルＭＩＳトランジスタを形成する。例文帳に追加

Thereafter, a p^+-type source region 10 and a drain region 11 are formed as self-aligned with the gate electrode 7, and thus a p-channel MIS transistor is obtained. - 特許庁

ソース１１ｓ、ウエル領域２３及びドレイン領域２４はゲート電極１１ｇに対して自己整合的に形成されたものであり、安定したトランジスタが作り込める。例文帳に追加

The source 11s, well area 23, and drain area 24 are formed while self-aligned with a gate electrode 11g, so that a stable transistor can be manufactured. - 特許庁

電界効果トランジスタのゲート構造に自己整合し、ドレイン領域またはソース領域に導電スタッドを形成する際に電気的短絡が発生するのを防止する。例文帳に追加

To self-align to the gate structure of a field effect transistor, and prevent the occurrence of electric short-circuiting when a conductive stud is formed in a drain or source region. - 特許庁

つぎに、窒化膜４をマスクとして、前記のｎ^- ソース領域６、ｎ^- ドレイン領域７と選択酸化膜１０をセルフアライン（自己整合）で形成する（同図（ｃ））。例文帳に追加

Next, the n- source region 6, the n- drain region 7, and a selective oxide film 10 are formed in a self-aligned manner by using the nitride film 4 as a mask (see FIG. (c)). - 特許庁

薄膜トランジスタにおいて、ソース／ドレイン領域に高抵抗不純物領域（ＨＲＤまたは低濃度不純物領域）を自己整合的に形成する方法を提供する。例文帳に追加

To provide a method of forming a high-resistance impurity region (HRD or low-concentration impurity region), in a self-aligned manner in a source-drain region on a thin-film transistor. - 特許庁

これにより、ｐ型ベース領域３の端部とｎ+型ソース領域４の端部、ゲート電極７の端部とコンタクトホールの端部とが自己整合的に形成される。例文帳に追加

Thus, ends of the p-type base regions 3, those of n+ type source regions 4, those of the gate electrode 7 and those of the contact holes are formed in a self-alignment manner. - 特許庁

ドリフト領域２３、ＬＤＤ領域２５、ドレイン領域２１、及びソース領域２４は、これらサイドウォール２６Ａ、２６Ｂに自己整合的に形成される。例文帳に追加

A drift region 23, an LDD region 25, a drain region 21, and a source region 24 are formed on those sidewalls 26A and 26B in a self-matching manner. - 特許庁

続いて、所定金属（例えばＴｉ膜１１）を蒸着し、熱処理によりゲート電極３に対して自己整合的にソース／ドレインとなる固相反応層４を形成し（図１（ａ））、未反応のＴｉ膜１１を除去する。例文帳に追加

Then, a specific metal such as a Ti film 11 is deposited, a solid-phase reaction layer 4 that becomes a source/a drain is formed in a self- alignment manner for the gate electrode 3 by heat treatment as shown in Fig. 1 (a), and the non-reaction Ti film 11 is eliminated. - 特許庁

これにより、ｐ型ベース領域３の端部とｎ^+型ソース領域４の端部、ゲート電極７の端部とコンタクトホールの端部とが自己整合的に形成される。例文帳に追加

Thus, the end of the region 3 and that of the region 4, and the end of the electrode 7 and that of the contact hole are formed like self matching. - 特許庁

半導体基板（１１）に形成したゲート絶縁膜（１４）及びゲート電極（１５）に対し自己整合的に第１導電型不純物をイオン注入して第１のソース・ドレイン領域（１６ｎ、１６ｐ、１７ｎ、１７ｐ）を形成する。例文帳に追加

First source-drain regions (16n, 16p, 17n, 17p) are formed by applying ion implantation of a first conductivity impurity, in a self-matching manner, to a gate insulating film (14) and a gate electrode (15), which are formed on a semiconductor substrate (11). - 特許庁

薄膜トランジスタにおいて、ソース／ドレイン領域に高抵抗不純物領域（ＨＲＤまたは低濃度不純物領域）を自己整合的に形成する方法を提供する。例文帳に追加

To provide a method by which high-resistance impurity regions (HRD or low-concentration impurity regions) are formed in source/drain regions through self-alignment way with respect to a thin-film transistor. - 特許庁

すなわち、不純物導入工程を用いることなく、自己整合によりチャネル形成領域、ソース領域及びドレイン領域を形成することができる。例文帳に追加

That is, a channel formation region, a source region and a drain region can be formed in a self-alignment manner without using an impurity introduction step. - 特許庁

窒素雰囲気中で１回目の熱処理（７５０℃）を行い，ゲート領域，ソース領域，およびドレイン領域にそれぞれ自己整合的にシリサイド膜３１，３２，３３（膜厚３０ｎｍ）を形成する。例文帳に追加

A heat treatment (750°C) of a first time is performed in a nitrogen atmosphere, and the silicide films 31, 32 and 33 (film thickness is 30 nm) are formed in a self-aligning manner respectively in a gate region, a source region and a drain region. - 特許庁