1153万例文収録!

「CELL-LINES」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > CELL-LINESの意味・解説 > CELL-LINESに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

CELL-LINESの部分一致の例文一覧と使い方

該当件数 : 1063件



例文

To provide a nerve-stimulating electrode which can make a fine width of lines suitable for stimulating specified biological cells, can culture the biological cells for a long period without releasing the cells from a substrate in a culture liquid for a long period, can separately stimulate the specific cultured cells, and can record the electric signals of the specific cells, and to provide a cell culture device using the electrode.例文帳に追加

特定の生体細胞を刺激するのに適した微細な線幅が作製可能であり、培養液中で基板から長期間剥離せず、生体細胞を長期間培養可能であり、培養した特定の細胞に個別に刺激でき、特定の細胞の電気的信号を記録できる神経刺激電極とこれを用いた細胞培養装置を提供する。 - 特許庁

An interlayer insulating film 106 is formed on a memory cell 100 constituted of a bit line 102 composed of a diffusion layer formed on a semiconductor substrate 101, a gate insulation film having a trapping performance formed between bit lines 102, and a word line 104 formed on the gate insulation film, and a bit line contact plug 109 connected to the bit line 102 is formed in this interlayer insulating film 106.例文帳に追加

半導体基板101に形成された拡散層からなるビット線102、ビット線102間に形成されたトラップ性のゲート絶縁膜、ゲート絶縁膜上に形成されたワード線104とで構成されたメモリセル100上に、層間絶縁膜106が形成され、この層間絶縁膜106中に、ビット線102に接続するビット線コンタクトプラグ109が形成されている。 - 特許庁

Disclosed are expression vectors comprising VEGF-D and its biologically active derivatives, the cell lines stably expressing VEGF-D and its biologically active derivatives, the method of making a polypeptide using these expression vectors and host cells, and a method of treating and alleviating melanomas or tumors expressing VEGF-D and various diseases.例文帳に追加

VEGF−Dおよびその生物学的に活性の誘導体を含む発現ベクター、VEGF−Dおよびその生物学的に活性の誘導体を安定に発現する細胞系、およびそれらの発現ベクターおよび宿主細胞を用いてポリペプチドを作る方法、およびメラノーマまたはVEGF−Dを発現する腫瘍および種々の疾患を治療および軽減する方法。 - 特許庁

Memory information can be written in a memory cell by selecting whether characteristics of transistors are made an enhancement type or a depression type by connecting a transistor through a connection hole in a contact window 39 and power source lines 37 for body potential in a contact window forming process near the final process in a diffusion process for a transistor group of a drive section.例文帳に追加

ドライブ部のトランジスタ群に対して、拡散工程の中の最終に近いコンタクト窓形成工程で、コンタクト窓39における接続孔を通じたトランジスタとボディ電位用電源配線37との接続によって、トランジスタの特性をエンハンスメント型にするかデプレッション型にするかを選択することにより、メモリセルへの記憶情報の書き込みを行うことを可能にする。 - 特許庁

例文

The invention includes antibodies or antigen-binding fragments thereof which bind specifically to conformational epitopes on the extracellular domain of PSMA, compositions containing one or a combination of such antibodies or antibodies or antigen-binding fragments thereof, hybridoma cell lines that produce the antibodies, and methods of using the antibodies or antigen-binding fragments thereof for cancer diagnosis and treatment.例文帳に追加

本発明は、PSMAの細胞外ドメイン上のコンフォメーショナルエピトープに特異的に結合する抗体もしくはその抗原結合性フラグメント、そのような抗体の1つもしくは組み合わせまたは抗体もしくは抗原結合性フラグメントを含む組成物、抗体を産生するハイブリドーマ細胞株、および癌の診断および処置のための抗体もしくはその抗原結合性フラグメントを使用する方法を含む。 - 特許庁


例文

A recessed groove where lead lines of positive and negative electrodes are fixed facing each other is formed through the center of a seat so as to restrain both the electrode lead terminals from being warped, even if a layered cell 10 is thermally expanded by heat released in a reflow process to extend a part which is sealed up by caulking, whereby the electrode lead terminals soldered to the board are improved in soldering reliability.例文帳に追加

リフロー工程で発生する熱により複数枚積層セル10が熱膨張し、カシメ封口された部分が押し広げられ、座板が押し下げられても両電極リード端子が反らないように、座板の中央部を刳り貫き、正および負電極のリード線が互いに向き合うように固定凹加工した溝を備えることで、基板と両電極リード端子のはんだ付けの信頼性の改善を図る。 - 特許庁

In this SRAM circuit, the memory cell is composed of a pair of driver transistor NMOS 1, NMOS 2 and a pair of access transistor PMOS 1, PMOS 2, and n (n is integer of ≥2) pieces of memory cells MC1-MCn are cascade-connected to one pair of digit lines D, /D.例文帳に追加

一対のドライバトランジスタNMOS1,NMOS2と、一対のアクセストランジスタPMOS1,PMOS2でメモリセルが構成され、n個(nは2以上の整数)のメモリセルMC1〜MCnが1つのデジット線対D,/Dに縦続接続のSRAM回路で、メモリセルの選択時にメモリセルに流れる電流Ionと、メモリセルが非選択のときにメモリセルに流れる電流Ioffと、メモリセルの個数nとの間に、(1)式を満たす関係が存在する。 - 特許庁

The invention includes antibodies or antigen-binding fragments thereof which bind specifically to conformational epitopes on the extracellular domain of PSMA, compositions containing one or a combination of such antibodies or antigen-binding fragments thereof, hybridoma cell lines that produce the antibodies, and methods of using the antibodies or antigen-binding fragments thereof for cancer diagnosis and treatment.例文帳に追加

本発明は、PSMAの細胞外ドメイン上のコンフォメーショナルエピトープに特異的に結合する抗体もしくはその抗原結合性フラグメント、そのような抗体の1つもしくは組み合わせまたは抗体もしくは抗原結合性フラグメントを含む組成物、抗体を産生するハイブリドーマ細胞株、および癌の診断および処置のための抗体もしくはその抗原結合性フラグメントを使用する方法を含む。 - 特許庁

There is disclosed a means of making polymers accumulate by supplying monomers such as 3-hydroxybutyrate, 3-hydroxypropionate, 2-hydroxybutyrate, 3-hydroxyvalerate, 4-hydroxybutyrate, 4-hydroxyvalerate and 5-hydroxyvalerate as a substrate to cell lines expressing one or more enzymes selected from the group consisting of polyhydroxyalkanoate synthase, acyl-CoA transferase, hydroxyacyl-CoA transferase, and hydroxyacyl-CoA synthetase.例文帳に追加

ポリヒドロキシアルカノエートシンターゼ、アシルCoAトランスフェラーゼ、ヒドロキシアシルCoAトランスフェラーゼ、およびヒドロキシアシルCoAシンテターゼからなる群から選択される1以上酵素を発現する細胞系に、3−ヒドロキシブチレート、3−ヒドロキシプロピオネート、2−ヒドロキシブチレート、3−ヒドロキシバレレート、4−ヒドロキシブチレート、4−ヒドロキシバレレート、および5−ヒドロキシバレレートのようなモノマーを基質として提供することによって、ポリマーを蓄積させることからなる。 - 特許庁

例文

A method for programming the semiconductor memory device includes the steps of: charging at least one inhibit string channel connected to a program bit line among a plurality of bit lines and at least one channel among inhibit strings connected to an inhibit bit line, to a precharge voltage supplied to a common source line; and boosting the precharged channel by supplying a word line voltage to a plurality of cell strings.例文帳に追加

本発明による半導体メモリー装置のプログラム方法は、複数のビットラインの中でプログラムビットラインに連結される少なくとも1つのインヒビットストリングのチャンネルと、インヒビットビットラインに連結されるインヒビットストリングの中で少なくとも何れか1つのチャンネルとを共通ソースラインに供給されるプリチャージ電圧に充電する段階と、ワードライン電圧を複数のセルストリングに供給してプリチャージされたチャンネルをブースティングさせる段階と、を有する。 - 特許庁

例文

In the battery module 10 containing a plurality of unit cells 12 arranged at certain intervals and a housing 14 housing the unit cells 12 and circulating air for controlling temperature, the unit cells 12 are divided into at least two cell lines 11 arranged so that terminals 18 are faced each other, and installed on both sides of a central structure 13 through the central structure 13.例文帳に追加

一定の間隔で配置される複数の単位電池12、及び前記単位電池12が内蔵されて、温度制御用空気が流通するハウジング14を含む電池モジュール10において、前記単位電池12は、端子18が互いに対向するように配置された少なくとも二つの電池列11に分けられて、中央構造物13を間に置いて当該中央構造物13の両側に設置される構造の電池モジュールを提供する。 - 特許庁

The memory (diode ROM) comprises a plurality of selection transistors 2 each connected to each of a plurality of word lines WL to be turned on by selecting the corresponding word line, a plurality of memory cells 4 including diodes 3 having cathodes connected to drain regions of the selection transistors 2 respectively and a data determination circuit 8 connected to source regions of the selection transistors 2 for determining data read from the selected memory cell 4.例文帳に追加

このメモリ(ダイオードROM)は、複数のワード線WLの各々に接続され、対応するワード線WLが選択されることによりオン状態になる選択トランジスタ2と、選択トランジスタ2のドレイン領域にカソードが接続されたダイオード3をそれぞれ含む複数のメモリセル4と、選択トランジスタ2のソース領域側に接続され、選択メモリセル4から読み出されるデータを判別するためのデータ判別回路8とを備えている。 - 特許庁

例文

A semiconductor random access memory device with the characteristics of having the matrix of memory cells (C11) that includes the first MIS element (QW11), the drain (3) or the source (4) of the first MIS element (QW11) and the second MIS element (QR11) formed above the first MIS element (QW11), gate input capacity information storage capacitor (CS11) for the second MIS element (QW11). In the matrix of the memory array, the drain of the said first MIS element (QW11) electrically connected to the drain of the second MIS element (QW11), … connecting so that the data line (D1) orthogonally to sense (S1) and word (W1) lines of the each memory cell of the array. 例文帳に追加

第1のMIS素子(Qw11)と、第1のMIS素子(Qw11)のソース及びドレインのいずれか一方の領域をゲートとして用いて前記第1のMIS素子(Qw11)の上に積み重ね形成された第2のMIS素子(QR11)と、この第2のMIS素子(QR11)のゲート入力容量である情報蓄積用のキャパシタ(Cs11)とを有したメモリセル(C11)をマトリックス状に配列したメモリアレイにおいて前記第1のMIS素子(Qw11)のドレインを第2のMIS素子(QR11)のドレインと電気的に結合して、……、データ線(D1)をメモリアレイの各メモリセル間にセンス線(S1)及びワード線(W1)に直交するように配線することを特徴とする半導体ランダムアクセスメモリ装置。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS