「DECOUPLING CAPACITOR」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

When the implanted passive component is an AC decoupling capacitor, the bottom and side portions of the implanted semiconductor material are surrounded by a depletion layer (7b) of a semiconductor material implanted between the bottom substrate (1) and the implanted semiconductor material.例文帳に追加

埋め込まれた受動素子がＡＣデカップリングキャパシタである場合、埋め込まれた半導体材料の底部及び側面部が、前記下部基板（１）と、前記埋め込まれた半導体材料との間に埋め込まれた半導体材料の空乏層により囲まれている。 - 特許庁

To provide a semiconductor device which achieves a decoupling function of a large capacity and is reduced in the inductance, by suitably establishing an electrical connection among a semiconductor element of a narrow terminal pitch, a support having a through-type wiring of large pitch, and a capacitor.例文帳に追加

狭い端子ピッチを有する半導体素子と、より広いピッチの貫通配線を有する支持体とキャパシタとを好適に電気的に接続し、大容量でインダクタンスを低減したデカップリング機能を実現できる半導体装置を提供する。 - 特許庁

To provide an excellent semiconductor device wherein a decoupling capacitor can be provided closely to the mounting position of its semiconductor chip, and it has an excellent power-supply stability in a high-frequency region which can be used effectively for the processings of high-speed signals, etc.例文帳に追加

半導体チップの搭載位置に接近してデカップリングコンデンサーを設けることができ、高速信号の処理等に有効に使用できる高周波領域での優れた電源安定性を持つすぐれた半導体装置を提供することにある。 - 特許庁

Within a standard cell CI1 prepared beforehand in a standard cell library, a decoupling capacitor C2 connected to a power supply line L1 and a grounding potential line L2 is also included other than the elements (e.g. an inverter I1) for achieving the function of the standard cell.例文帳に追加

スタンダードセルライブラリ内に予め用意されたスタンダードセルＣＩ１に、スタンダードセルの機能を果たす素子（例えばインバータＩ１）以外にも、電源電位配線Ｌ１と接地電位配線Ｌ２に接続されたデカップリングキャパシタＣ２を含ませる。 - 特許庁

In the switching power supply, there are a diode D11, a switching element S51, and a decoupling capacitor C1 for composing a chopper circuit, and four switching elements S11, S21, S31, S41 for composing a high-frequency invertor circuit on the same multilayer printed board 1.例文帳に追加

スイッチング電源装置は、チョッパ回路を構成するダイオードＤ１１とスイッチング素子Ｓ５１およびデカップリングコンデンサＣ１と、高周波インバータ回路を構成する４つのスイッチング素子Ｓ１１，Ｓ２１，Ｓ３１，Ｓ４１が同一の多層プリント基板１上に配置された構造となっている。 - 特許庁

Dynamic control of a capacitance value of a capacitance-variable decoupling capacitor component 5 that is connected with a power feeding system on a memory LSI3 depending on the operation of the memory LSI3 allows the wide bandwidth and low impedance of the power feeding system on the memory LSI3 with fewer chip components.例文帳に追加

メモリＬＳＩ３の動作に応じて、メモリＬＳＩ３の給電系に接続された容量値可変のデカップリングコンデンサ部品５の容量値を動的に制御することにより、少ないチップ部品でメモリＬＳＩ３の給電系の広帯域低インピーダンス化を実現する。 - 特許庁

On an opposite surface 44B, a decoupling capacitor 13 is mounted between the viahole 27 connected with the pad 22 for connection on a first row from the inside and the viahole 5 connected with the pad 1 for connection on a second row from the inside.例文帳に追加

反対面４４Ｂでは、内側から１列目の接続用パッド２２に接続されているビア・ホール２７と、内側から２列目の接続用パッド１に接続されているビア・ホール５の間に、デカップリング用コンデンサ１３を実装する。 - 特許庁

In the plan view, a protuberance 135 is provided at the outer rim of power supply wiring 105 and ground wiring 111 in a region except the corner and, in respective protuberances, the power supply wiring 105 and the ground wiring 111 are connected to a common first decoupling capacitor 109.例文帳に追加

平面視において、角部以外の領域において、電源配線１０５およびグランド配線１１１の外縁に突起部１３５が設けられ、それぞれの突起部において、電源配線１０５およびグランド配線１１１が、共通の第一デカップリングコンデンサ１０９に接続される。 - 特許庁

Thrusting pins 4 from peripheral part 2r of a package 2 incorporating integrated circuit elements has branch pins 4u, 4d that branch in each direction, which makes connecting an electronic part 5 like a decoupling capacitor possible and increases flexibility of connecting.例文帳に追加

集積回路要素が内蔵されたパッケージ２の周辺部２ｒから引き出されたピン４が異なる方向に分岐された分岐ピン部分４ｕ，４ｄを有することで、各々のピン分岐方向において回路、デカップリングコンデンサ等の電子部品５の接続が可能であり、接続の自由度が増す。 - 特許庁

The ELC output piezoelectric oscillator comprises a Colpitts type quartz oscillation circuit 11, an ECL circuit 12, a coupling capacitor C3, and a decoupling resistance R5, which is interposed and connected between the coupling capacitor C3 coupling the quartz oscillation circuit 11 and ECL circuit 12, and the ECL circuit 12.例文帳に追加

コルピッツ型の水晶発振回路１１、ＥＣＬ回路１２、結合コンデンサＣ３、及びデカップリング抵抗Ｒ５とから構成され、水晶発振回路１１とＥＣＬ回路１２との間を結合する結合コンデンサＣ３と、ＥＣＬ回路１２との間にデカップリング抵抗Ｒ５を挿入して接続するようにした。 - 特許庁

A multilayer ceramic module includes a multilayer ceramic substrate 20 having upside and downside, at least one semiconductor chip 25 attached to the upside of the substrate, a plurality of module pins 23 projected from the downside of the substrate, and at least one decoupling capacitor 21 attached to the substrate between adjacent module pins under the substrate.例文帳に追加

多層セラミック・モジュールは、上側および下側を有する多層セラミック基板２０、基板の上側に取り付けられた少なくとも１つの半導体チップ２５、基板の下側から突き出す複数のモジュール・ピン２３、および基板の下側の隣接する前記モジュール・ピンの間に取り付けられた少なくとも１つの減結合コンデンサ２１を含む。 - 特許庁

The semiconductor device has an LSI 1 providing a plurality of power source line connection pads and a plurality of ground line connection pads on the peripheral edge part of a circuit formation face, metal foil leads 5 connected electrically to the pads respectively and adhered to LSI 1 through an insulation layer 3, and the decoupling capacitor 2 mounted on one face of the metal foil leads 5.例文帳に追加

本発明の半導体装置は、回路形成面の周縁部に複数の電源ライン接続用パッドと複数のグランドライン接続用パッドとが設けられたＬＳＩ１と、前記パッドのそれぞれに電気的に接続され、絶縁層３を介してＬＳＩ１に接着された金属箔リード５と、金属箔リード５の一面に実装されたデカップリングコンデンサ２とを有している。 - 特許庁

The multilayer printed wiring board 1 with a BGA package 2 such as FPGA having at least power supply pins, ground pins, and signal pins mounted thereon is equipped with a pad which carry out solder joint of the BGA package 2; and electrode pads for mounting a decoupling capacitor 3 which is on the same surface mounting the BGA package 2, and is located in the lower portion of the BGA package 2.例文帳に追加

少なくとも電源ピン、グランドピン、信号ピンを有したＦＰＧＡ等のＢＧＡパッケージ２が実装される多層プリント配線板１は、ＢＧＡパッケージ２をはんだ接続するパッドと、ＢＧＡパッケージ２を実装する面と同一面にあり且つＢＧＡパッケージ２の下部に位置するデカップリングコンデンサ３実装用の電極パッドを備えている。 - 特許庁

To provide a decoupling thin film capacitor used in a feeder line requiring a quick power supply to a semiconductor integrated circuit in which dielectric breakdown is retarded as compared with a prior art even when an excess pulse field is applied and dielectric deterioration due to the migration of mobile charges, e.g. an oxygen defect, is retarded.例文帳に追加

半導体集積回路への速やかな電力供給が必要とされる電源ラインに使用されるデカップリング薄膜コンデンサにおいて、従来のものに比べて過大なパルス電界がかかった場合でも、絶縁破壊が起きにくく、また、酸素欠陥等のモバイルチャージの移動による絶縁劣化が起きにくい薄膜コンデンサを提供する。 - 特許庁

The semiconductor integrated circuit chip includes a semiconductor integrated circuit chip body 101, input/output terminals 102a, 102b formed on the outside surface of the semiconductor integrated circuit chip body 101, and a decoupling capacitor 103 disposed on a side face of the semiconductor integrated circuit chip body 101 and electrically connected to the input/output terminals 102a, 102b.例文帳に追加

本発明の半導体集積回路チップは、半導体集積回路チップ本体１０１と、半導体集積回路チップ本体１０１の外部面に形成された入出力端子１０２ａ、１０２ｂと、半導体集積回路チップ本体１０１の側面に配置されて入出力端子１０２ａ、１０２ｂと電気的に連結されたデカップリングキャパシタ１０３とを含むことを特徴とする。 - 特許庁

To provide a printed circuit board for stably supplying radio frequency currents to a device, reducing ripple noise of a power supply, and controlling the generation of common mode noise by mounting a device such as an IC to operate in comparativly higher speed and decoupling the power supply with optimum layout of a capacitor.例文帳に追加

比較的高速で動作するＩＣ等のデバイスを実装し、コンデンサの最適配置により電源のデカップリングを行う事により、デバイスへの高周波電流の安定した供給、電源のリップルノイズ低減、更にはコモンモードノイズの発生を抑制することのできるプリント基板を提供すること。 - 特許庁

By this configuration, since impedance against the high-frequency spurious components can be increased more than that of the case for coupling the final stage tuning circuit 16 only by the coupling capacitor C9, the decoupling resistor R7 can suppress the high-frequency spurious components higher in frequencies than those of the prescribed harmonic outputs.例文帳に追加

このように構成すると、最終段の同調回路１６を結合コンデンサＣ９のみにより結合する場合に比べて、高周波スプリアス成分に対するインピーダンスを大きくできるため、デカップリング抵抗Ｒ７により所定の高調波出力より周波数が高い高周波スプリアス成分を抑制することが可能になる。 - 特許庁

The wide cut-off filter is formed, by providing a columnar structure that is formed in this semiconductor integrated circuit, and a plurality of solenoid-like structures surrounding the columnar structure, connecting all the solenoid-like structures in series, and connecting both ends of the solenoid- like structure which are connected in series to a semiconductor circuit device power supply terminal and the decoupling capacitor.例文帳に追加

半導体集積回路内に形成された柱状構造物と、前記柱状構造物を取り囲む複数のソレノイド状構造物を備え、かつ、すべてのソレノイド状構造物を直列に接続し、直列に接続したソレノイド状構造物の両端を半導体回路装置電源端子とデカップリングコンデンサに接続することで広域遮断フィルタを形成する。 - 特許庁

The present invention relates to an output driver circuit having first and second transistors with their drains commonly connected and each of sources of the two transistors connected to first and second power supply nodes separated from each other, and a decoupling capacitor connected to each source.例文帳に追加

ドレインが互いに共通に連結され、それぞれのソースは、互いに分離された第１パワー供給ノード及び第２パワー供給ノードにそれぞれ連結される第１及び第２トランジスタと、それぞれのソースに連結されるデカップリングキャパシタと、を備えることを特徴とする出力ドライバー回路である。 - 特許庁

In a memory module, a plurality of memories 2 are mounted on a module substrate 1, Vref-Vss impedance near the memories 2 is coupled with Vss by a decoupling capacitor 5 and Vref planes 4 to reduce impedance, the Vref plane 4 is individually provided for each memory 2, and the Vref planes 4 are connected by high-impedance wiring or high-impedance chip components 3-1, 3-2.例文帳に追加

メモリモジュールにおいて、モジュール基板１上にメモリ２を複数実装し、このメモリ２の近傍のＶｒｅｆ−Ｖｓｓ間インピーダンスをデカップリングコンデンサ５とＶｒｅｆプレーン４でＶｓｓと結合させて広い周波数領域で低インピーダンス化を図り、Ｖｒｅｆプレーン４は各メモリ２毎に個別に設け、Ｖｒｅｆプレーン４間を高インピーダンス配線、又は高インピーダンスチップ部品３−１，３−２で接続する。 - 特許庁