「DECOUPLING CAPACITOR」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

This capacitor designs provide characteristics for use in decoupling applications, including both the signal level and the power level environments.例文帳に追加

本コンデンサ設計は、信号レベルおよび電力レベルの両方の環境を含む減結合適用範囲で使用するための特徴を提供する。 - 特許庁

At this time, the wiring integrated with the decoupling capacitor 7 is separated by means of the analog and digital circuit blocks.例文帳に追加

この際、アナログ回路ブロックとデジタル回路ブロックとで、デカップリングコンデンサ一体型配線を分離する。 - 特許庁

To provide a protection circuit that reduces defects that brings down low-resistance connection between electrodes of MiM based decoupling capacitor.例文帳に追加

ＭｉＭベース減結合キャパシタの電極間に低抵抗接続をもたらす不良を低減する保護回路を提供すること。 - 特許庁

To obtain fixed EMI characteristics after the installation of a decoupling capacitor while coping with a variation of the manufacturing of a multilayer printed circuit board.例文帳に追加

多層プリント回路基板の製造ばらつきに対応し、デカップリングコンデンサの設置後に一定のＥＭＩ特性を得る。 - 特許庁

To reinforce a power supply in an operating circuit block by effectively using a decoupling capacitor in a stopping circuit block.例文帳に追加

動作停止中の回路ブロックのデカップリングキャパシタを有効利用して、動作中の回路ブロックの電源を補強する。 - 特許庁

To provide a small-sized high-performance semiconductor device in which a decoupling capacitor between a power source and ground can be disposed efficiently.例文帳に追加

電源—グランド間のデカップリングコンデンサを半導体装置内に効率よく配置することができ、小型で高性能な半導体装置を提供する。 - 特許庁

Such capacitor designs provide characteristics for use in decoupling applications involving both signal level and power level environments.例文帳に追加

このようなコンデンサの設計は、信号レベル環境と電源レベル環境とを含むデカップリング利用において使用する特徴を備える。 - 特許庁

The high-frequency circuit 8 is connected to the decoupling capacitor and the DC source 9 through the conductor track 10.例文帳に追加

高周波回路８は導体トラック１０を介してデカップリングコンデンサ及び、ＤＣ源９に接続される。 - 特許庁

The second LSI chip has a decoupling capacitor 16 for the decrease in noise in the first LSI chip.例文帳に追加

また第２ＬＳＩチップには、第１ＬＳＩチップ内のノイズ減に対するデカップリングコンデンサ１６が設けられている。 - 特許庁

An LSI 10 is so partitioned into a plurality of segments 20 as to set in each segment 20 each region 40 for each decoupling capacitor to be disposed therein.例文帳に追加

ＬＳＩ１０を複数のセグメント２０に区画し、各セグメント２０に対してデカップリングコンデンサを配置する領域４０を設定した。 - 特許庁

To provide a decoupling capacitor which supplies a current to an output terminal in a short period of time.例文帳に追加

出力端子に短時間で電流を供給することができるデカップリングコンデンサを提供する。 - 特許庁

To enable a laminated module board with a built-in decoupling capacitor to be reduced in size and manufacturing costs.例文帳に追加

デカップリングコンデンサを内蔵した積層モジュール基板を小型化するとともに、製造コストを低減する。 - 特許庁

To provide a semiconductor integrated circuit that has filtering effect which exceeds the functions of a wide cut-off filer with a decoupling capacitor alone.例文帳に追加

デカップリングコンデンサ単体での広域遮断フィルタの機能を上回るフィルタ効果が期待できる半導体集積回路を提供する。 - 特許庁

Each decoupling capacitor is so disposed in the periphery as to deal with the IR drops generated at the terminals of the currents caused by each operational power supply.例文帳に追加

その周辺にデカップリングコンデンサが配置され、動作電源による電流の終点にてＩＲドロップに対して対策される。 - 特許庁

By this setup, the decoupling capacitor C1 connected to a power supply in parallel is provided between the p^+-type silicon layer 3 and the n^+-type silicon layers 4.例文帳に追加

これにより、Ｐ^＋型シリコン層とＮ^＋型シリコン層４との間に、電源に並列に接続されたデカップリング容量Ｃ１が形成される。 - 特許庁

ON-CHIP DECOUPLING TRENCH CAPACITOR OF SILICON-ON-INSULATOR DEVICE AND METHOD OF ITS MANUFACTURING SAME例文帳に追加

シリコン・オン・インシュレータ・デバイスのオン・チップ・デカップリング・トレンチ・キャパシタおよびその形成方法 - 特許庁

When the positive voltage charge pump 200 is activated again, the decoupling capacitor CDEC1 is connected with the output node Nout+.例文帳に追加

再び、正電圧チャージポンプ２００が活性化される際に、デカップル容量Ｃ_DEC1は出力ノードＮout+に接続される。 - 特許庁

To stabilize voltage at an upstream section in an inverter so as to reduce the size of a decoupling capacitor.例文帳に追加

デカップリングコンデンサのサイズを小さくするように、インバータの上流部における電圧を安定化する。 - 特許庁

To provide a decoupling capacitor which is charged/discharged from a capacity element because of a change in power voltage.例文帳に追加

電源電圧の変動に対して容量素子から充放電されるデカップリングコンデンサを提供すること。 - 特許庁

Th undue current blows out the fuse 9 to open the circuit thus preventing the failed decoupling capacitor 4 from functioning.例文帳に追加

この過剰電流は、ヒューズ９を飛ばして開路を作り、その不良減結合コンデンサ４が働かないようにする。 - 特許庁

A decoupling capacitor 8 is formed between an input side electrode layer S1 and an output side electrode layer S2 via interlayer insulating layers 16, 23, 27, and the decoupling capacitor 8 is formed by providing a dielectric layer 24 between a ground layer 17 and a power supply layer 25.例文帳に追加

入力側電極層Ｓ１と出力側電極層Ｓ２との間に層間絶縁層１６、、２３、２７を介しデカップリングキャパシタ８を形成するとともに、このデカップリングキャパシタ８を、接地層１７および電源層２５の間に誘電体層２４を設けることにより形成する。 - 特許庁

One of the electrode pads for the decoupling capacitor 3 is connected to a pad for the power supply pin and a power supply through-hole, the other of the electrode pads for the decoupling capacitor 3 is connected to a pin for ground and a ground through-hole.例文帳に追加

デカップリングコンデンサ３の一方の電極パッドを電源ピン用パッドと電源スルーホールとに接続し、デカップリングコンデンサ３の他方の電極パッドをグランドピン用パッドとグランドスルーホールとに接続する。 - 特許庁

To obtain a dielectric film having film strength for allowing increase of capacitance by making the pitch of an internal terminal larger than the pitch of an external terminal, and a high particle filling degree, as for a method of manufacturing the dielectric film, a method of manufacturing a decoupling capacitor, and the decoupling capacitor.例文帳に追加

誘電体膜の製造方法、デカップリングキャパシタの製造方法及びデカップリングキャパシタに関し、内部端子のピッチを外部端子のピッチより大きくして容量をより大きくすることを可能にする膜強度を有する粒子充填度の高い誘電体膜を得る。 - 特許庁

When an on-chip decoupling capacitor cell is inserted into an integrated circuit, it is detected whether the wiring in this cell and the general signal wiring of an integrated circuit short-circuit, and in case of short-circuiting, another on-chip decoupling capacitor cell 7 is used.例文帳に追加

集積回路にオンチップデカップリングキャパシタセルを挿入する際、このセル内の配線と、集積回路の一般信号配線とがショートしているかを検出し、ショートしている場合は、別のオンチップデカップリングキャパシタセル７を用いる。 - 特許庁

A decoupling capacitor determining means 14 determines the capacity value of a decoupling capacitor from an electric charge amount Q needed in every operation cycle of a semiconductor integrated circuit 1 found according to the current flowing to the power terminal of the semiconductor integrated circuit and the voltage permissible variation value ΔV of a source voltage.例文帳に追加

デカップリングコンデンサ決定手段14は、半導体集積回路の電源端子を流れる電流に基づいて求められた半導体集積回路1の動作1周期当りに必要な電荷量Qと、電源電圧の電圧許容変動値ΔVとからデカップリングコンデンサの容量値を決定する。 - 特許庁

To provide a multilayer capacitor which has sufficient capacitance, low self-inductance and high LC resonance frequency and is suitable as a decoupling capacitor, and to provide a semiconductor device and an electronic circuit board which use the multilayer capacitor.例文帳に追加

充分な容量と低い自己インダクタンス、高いＬＣ共振周波数を有し、デカップリングコンデンサに用いて好適な積層コンデンサとこれを用いた半導体装置、および電子回路基板を提供する。 - 特許庁

A power wire length calculating means 15 determines the width and length of the printed board power wiring 3 needed for power source decoupling according to the previously set high-frequency current reduction ratio of a power source decoupling circuit, impedance characteristics of the decoupling capacitor 2, and the layer constitution of the printed circuit board recorded in a printed substrate wiring library 12.例文帳に追加

電源配線長算出手段15は、予め設定された電源デカップリング回路の高周波電流低減比と、デカップリングコンデンサ2のインピーダンス特性及びプリント基板配線ライブラリ12に記録されているプリント回路基板の層構成とから、電源デカップリングに必要なプリント基板電源配線3の幅、長さを決定する。 - 特許庁

To provide a capacitor that can effectively obtain decoupling effect by reducing inductance of a capacitor and contribute to stable operation in a high-frequency (GHz band) range, a multilayer wiring board, and a semiconductor device.例文帳に追加

キャパシタのインダクタンスを低減してデカップリング効果を有効に奏し、高周波（ＧＨｚ帯）領域での安定した動作に寄与することができるキャパシタ、多層配線基板及び半導体装置を提供すること。 - 特許庁

To provide a capacitor device applicable to a decoupling capacitor in which impedance is reduced in broadband frequency, and which corresponds to higher frequency of electronic components.例文帳に追加

広帯域の周波数でインピーダンスが低減され、電子部品のさらなる高周波化に対応するデカップリングキャパシタに適用できるキャパシタ装置を提供する。 - 特許庁

To automatically separate a capacitor from the power supply or the ground when the capacitor which reaches decoupling capacitance during use with a customer occurs dielectric breakdown.例文帳に追加

顧客の使用中にデカップリング容量となるキャパシタが絶縁破壊を起こしたときに、そのキャパシタを電源またはグランドから自動的に切り離すこと。 - 特許庁

A capacitor is used as a decoupling capacitor by connecting a first electrode formed of a base substrate to a ground terminal and a counter electrode to a power supply terminal.例文帳に追加

ベース基板からなる第１の電極を接地端子に、対向電極を電源端子に接続することにより、キャパシタをデカップリングキャパシタとして用いる。 - 特許庁

Thus, depletion easily occurs when voltage is applied to the capacitor electrode 23, and leak current in the n-type decoupling capacitor can be suppressed.例文帳に追加

そのため、キャパシタ電極２３に電圧を印加した場合に空乏化が発生しやすくなり、ｎ型デカップリングコンデンサにおけるリーク電流を抑制することができる。 - 特許庁

A semiconductor device has decoupling capacitance wherein a p-type MOS capacitor C1 and an n-type MOS capacitor C2 are connected in series between VDD and GND.例文帳に追加

半導体装置において、ＶＤＤとＧＮＤの間にＰ型ＭＯＳキャパシタＣ１とＮ型ＭＯＳキャパシタＣ２を直列に接続したデカップリング容量を有する。 - 特許庁

To provide a manufacturing method provided with a capacitor circuit on a film tape carrier-like surface made of polyimide resin or the like, and capable of massively producing a thin film decoupling capacitor.例文帳に追加

ポリイミド樹脂等のフィルムテープキャリア状の表面にキャパシタ回路を備え、薄膜デカップリングキャパシタの量産可能な製造方法を提供する。 - 特許庁

To provide an intermediate substrate with a built-in capacitor that has rigidity capable of sufficiently withstanding thermal stresses and can easily secure the electrostatic capacitance required for a decoupling capacitor.例文帳に追加

熱応力に十分耐えることができる剛性を有し、かつデカップリングコンデンサの機能実現に必要な静電容量も確保しやすいコンデンサ内蔵中間基板を提供する。 - 特許庁

Since the capacitor dielectric film 22 has a high dielectric constant, the decoupling capacitor 21 of a variety of capacities can be formed and, moreover, is located near the semiconductor chip 11, thereby operating the semiconductor device at a high speed.例文帳に追加

キャパシタ誘電体膜２２は高誘電率を有するので、種々の静電容量のデカップリングキャパシタ２１を形成でき、半導体チップ１１に近接して配設されているので高速動作が可能となる。 - 特許庁

To obtain a thin-film capacitor which can function as a decoupling capacitor in a wide frequency domain and has a large-capacitance and low- inductance structure.例文帳に追加

幅広い周波数領域でデカップリングコンデンサとして機能し得る大容量でかつ低インダクタンス構造を有する薄膜コンデンサを提供する。 - 特許庁

To provide a laminated type capacitor, especially a laminated type decoupling capacitor where a user directly adjusts equivalent series resistance (ESR).例文帳に追加

本発明は積層型キャパシタに関するもので、特に使用者が直接等価直列抵抗（ＥＳＲ）を調節することができるデカップリング用積層型キャパシタに関する。 - 特許庁

To provide a capacitor mounting method that enables a decoupling capacitor to be mounted in close proximity to an LSI without affecting power supply or a signal line, and to provide a printed circuit board.例文帳に追加

電源供給及び信号線に影響を与えることなくＬＳＩの近傍にデカップリングキャパシタを実装することが可能なキャパシタ実装方法及びプリント基板を提供すること。 - 特許庁

When a decoupling capacitor 4 short-circuits, for example, it has an extremely low resistance and an undue current flows into the fuse 9 connected with the capacitor 4.例文帳に追加

しかし、例えば、減結合コンデンサ４が短絡不良を有するとすれば、それは極めて低い抵抗値となり、過剰な電流をコンデンサ４に接続されたヒューズ９に流れ込ませる。 - 特許庁

To provide a preferable mounting structure for a laminated capacitor having low ESL, when it is used as a decoupling capacitor to be connected to a power circuit for an MPU chip of an MPU.例文帳に追加

低ＥＳＬ化が図られた積層コンデンサが、ＭＰＵに備えるＭＰＵチップのための電源回路に接続されるデカップリングコンデンサとして使用される場合の好ましい実装形態を提供する。 - 特許庁

To reduce the power consumption of a buffer amplifier while maintaining the charging and discharging capability quickly following a significant change when a decoupling capacitor is charged and the decoupling capacitor is discharged by the buffer amplifier to stabilize the voltage value of voltage driving in a driving circuit to emit light beams by voltage driving during a transition period and by current driving during a stable period.例文帳に追加

過渡期には電圧駆動、安定期には電流駆動で光ビームを発光する駆動回路において、電圧駆動の電圧値を安定させるためのバッファアンプによるデカップリングコンデンサへの充電、並びにデカップリングコンデンサからの放電に際して、大きな制御変化に迅速に追従する充電及び放電能力を持たせつつ、バッファアンプの消費電力を軽減する。 - 特許庁

The gate terminal of the pMOS transistor 202 is connected to a connection point Vb between the drain terminal of the nMOS transistor 203 and of the decoupling capacitor 201, and the gate terminal of the nMOS transistor 203 is connected to a connection Va between a drain terminal of the pMOS transistor 202 and the decoupling capacitor 201.例文帳に追加

また、ｐＭＯＳトランジスタ２０２のゲート端子は、ｎＭＯＳトランジスタ２０３のドレイン端子とデカップリングコンデンサ２０１との接続点Ｖｂに接続され、ｎＭＯＳトランジスタ２０３のゲート端子はｐＭＯＳトランジスタ２０２のドレイン端子とデカップリングコンデンサ２０１との接続点Ｖａに接続されている。 - 特許庁

To provide a circuit board which is reduced in its inductance component and can be provided with a built-in capacitor using a high permittivity dielectric layer such as a perovskite structure oxide layer, and to provide a semiconductor device which uses the capacitor as a decoupling capacitor and is reduced switching noise and an unnecessary electromagnetic radiation.例文帳に追加

インダクタンス成分を低減し、ペロブスカイト構造酸化物等誘電率の高い誘電体層を用いたキャパシタを内蔵できる回路基板を提供し、上記キャパシタをデカップリングキャパシタとして用い、スイッチングノイズや不要電磁輻射を低減した半導体装置の提供。 - 特許庁

A series terminating resistor 103b as a film part and a capacitor 104b for signal quality compensation are built-in immediately under the parallel terminating resistor 105 in a manner that their surfaces may be parallel to the surface of the insulating substrate 100, and a third decoupling capacitor 106c is built-in between the series termination resistor 103b and the capacitor 104b.例文帳に追加

並列終端抵抗１０５の直下には、膜部品としての直列終端抵抗１０３ｂ及び信号品質補償用キャパシタ１０４ｂがその面を絶縁基板１００の表面に平行にして内蔵されており、両者間に第３のデカップリングキャパシタ１０６ｃが内蔵されている。 - 特許庁