「INTERCONNECTION」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

To provide a semiconductor device in which an overlying metal interconnection is formed so as not to cause damage to an underlying metal interconnection, and parasitic capacitance between interconnections is reduced; and a method for manufacturing the same.例文帳に追加

下層の金属配線のダメージがなく上層の金属配線が形成され、かつ、配線間の寄生容量が低減された半導体装置及びその製造方法を提供する。 - 特許庁

The silicide layer 6 prevents diffusion of Cu from the Cu interconnection M1 and enhances adhesion between the Cu interconnection M1 and an overlying silicon nitride film 7.例文帳に追加

このシリサイド層６によって、Ｃｕ配線Ｍ_1 からのＣｕの拡散を防ぎ、また、Ｃｕ配線Ｍ_1 とＣｕ配線Ｍ_1 の上層に形成される窒化シリコン膜７との接着性を向上させる。 - 特許庁

A semiconductor device 200 includes an electric fuse 100, and a first large-area interconnection 116 and a second large-area interconnection 126 for applying a voltage to the electric fuse 100.例文帳に追加

半導体装置２００は、電気ヒューズ１００と、電気ヒューズ１００に電圧を印加するための第１の大面積配線１１６および第２の大面積配線１２６とを含む。 - 特許庁

An end face of the via 20 on the interconnection 10 side has a maximum length of d1 in the longitudinal direction of the interconnection 10 and has a maximum length of d2 in a direction perpendicular to the longitudinal direction, and d1 is larger than d2.例文帳に追加

ビア２０の配線１０側の端面について、配線１０の長手方向の最大長ｄ１は、当該長手方向に垂直な方向の最大長ｄ２よりも大きい。 - 特許庁

A general-purpose multi-chip interconnection system 10 comprises a main board, general-purpose chip carriers 20, bridge interconnection connectors 30, and power supply connectors 50.例文帳に追加

本発明による汎用マルチチップ相互連結システム１０は、主基板１５と、複数の汎用チップ担体２０と、複数のブリッジ相互連結コネクタ３０と、複数の電源コネクタ５０とを含む。 - 特許庁

A power supply system 10 is connected in series between a voltage type inverter 1 and a power system 2, and includes an interconnection reactor circuit 3 with interconnection reactors 7 and 8.例文帳に追加

電力供給システム１０は、電圧型インバータ１と電力系統２との間に直列に接続されており、かつ、連系リアクトル７および８を備える連系リアクトル回路３を備える。 - 特許庁

In addition, at least a surface of the substrate 1 on which the interconnection pattern 2 is to be formed is mirror-polished, subsequently the interconnection pattern 2 is formed using the lift-off method on the mirror polished surface.例文帳に追加

また、基板１の、少なくとも配線パターン２を形成すべき面を鏡面研磨した後、該鏡面研磨を施した面に、リフトオフ法により配線パターン２を形成する。 - 特許庁

The scanning circuit of the electronic device includes a first power supply line pair (PL1, PL2), a second power supply line pair (PL3, PL4), a first interconnection line PI1, and a 2nd interconnection line PI2.例文帳に追加

電子装置の走査回路は、第１電源ライン対（ＰＬ１、ＰＬ２）と、第２電源ライン対（ＰＬ３、ＰＬ４）と、第１相互接続ラインＰＩ１と、第２相互接続ラインＰＩ２とを備える。 - 特許庁

To provide a highly reliable multilayer wiring board by protecting an interconnection having a narrow line width out of the interconnection patterns from a moisture penetration to improve the moisture resistance.例文帳に追加

配線パターンのうちの線幅の小さい配線を外部からの水分の浸入から保護し、湿度に対する耐性を改良することにより、より信頼性の高い多層配線板を提供する。 - 特許庁

To form interconnection which passes through a diffusion barrier, an etching stop, and a dielectric material for electrical interconnection of a device in a dual damascene structure comprising vias, trenches, and a semiconductor device 300.例文帳に追加

ビア、トレンチ、及び半導体デバイス(300)のデュアルダマシン構造における電気的なデバイスの相互接続用の拡散バリア、エッチング停止、及び誘電体物質を通る相互接続を形成すること - 特許庁

To prevent voids from occurring in a wiring and a plug when a multilayer interconnection structure is formed by forming the wiring and the plug using a groove interconnection method in a manufacturing process of a semiconductor device.例文帳に追加

半導体装置の製造工程において、溝配線法により配線やプラグを形成し、多層配線構造を形成する場合に、配線やプラグにボイドが生じることを防止する。 - 特許庁

Similarly in the case that an interconnection communication request is made on the way of the off-line state, the off-line state is forcibly stopped and the interconnection communication request is accepted.例文帳に追加

同様に、オフライン状態の途中で相互接続通信要求がなされた場合、そのオフライン状態が強制的に中止されその相互接続通信要求が受付けられる。 - 特許庁

Widths of the power supply interconnections 101, 102 for the macro cell are set to that of the interconnection required for supplying the power supply current to the macro cell 100 with the use of only the interconnection.例文帳に追加

マクロセル用電源配線１０１、１０２の幅は、当該配線だけを用いてマクロセル１００に電源電流を供給するために必要とされる配線幅より細く設定される。 - 特許庁

A sealing unit 6S has a portion opposed to the substrate SB1 with the first interconnection 13 therebetween, and surrounds the second interconnection 3 and the acceleration sensing unit EL on the substrate SB1.例文帳に追加

封止部６Ｓは、基板ＳＢ１との間に第１の配線１３を挟む部分を有し、基板ＳＢ１上において第２の配線３および加速度検出部ＥＬを囲んでいる。 - 特許庁

To provide an interconnection architecture for selling a computer system provided with a switched or ring topology interconnection fabric that can evolve into a point-to-point interconnection fabric as the computer system is expanded and also supporting high and low end computer systems with a single design.例文帳に追加

コンピュータシステムが拡張されるとポイント・ツー・ポイント相互接続ファブリックに移行することができるスイッチ型またはリング相互接続ファブリックを有するコンピュータシステムを販売することができ、単一設計でハイおよびローエンドコンピュータシステムをサポートすることができる、相互接続アーキテクチャを提供する。 - 特許庁

A first layer metal interconnection 49, a second layer metal interconnetion 50, and a third layer metal interconnection 52 are laminated on the upper surface of the source/drain heavily-doped region 48, and neither a contact hole nor a via hole is used for the connection from the source/drain heavily-doped region 48 to the third metal interconnection.例文帳に追加

ソース・ドレイン高濃度領域４８の上表面には第１層目の金属配線４９と第２層目の金属配線５０と第３層目の金属配線５２が積層され、ソース・ドレイン高濃度領域４８から第３金属配線までの接続にコンタクトホールやビアホールなどを利用していない。 - 特許庁

Each large area 20 is provided with connected interconnection resources so that communication between the logics in the large area and the memory area 40 can be attained without using any huge inter-large area interconnection resources arranged on this device in the same way for relative local interconnection.例文帳に追加

各大領域は結合された相互接続リソースを備え、これによって、同じくこのデバイス上に配設された長大な大領域間相互接続リソースを比較的局部的な相互接続のために使用することなく、この大領域内のロジックおよびメモリ領域間の交信を可能にする。 - 特許庁

To provide a method for forming an interconnection which can form the interconnection selectively on a substrate irrespective of the size of the substrate, further can save resources in materials for forming the interconnection, can realize micro-interconnections, and can realize reduction in manufacturing cost due to reduction in the number of manufacturing steps.例文帳に追加

基体の大きさによらず、基体上に配線を選択的に形成することができ、また、配線の形成における材料の省資源化、微細配線の実現及び製造工程数の削減による製造コストの削減を実現できる配線の形成方法を提供する。 - 特許庁

A second metal interconnection (DMTS) is disposed in a dummy word line mapping region (DWLR), and a connection between a low-resistive metal interconnection (MTS), which constitutes a word line (WL) disposed in a normal word line mapping region (NWLRA) and a gate electrode interconnection (TG) of a lower layer is shifted.例文帳に追加

ダミーワード線配置領域（ＤＷＬＲ）に第２メタル配線（ＤＭＴＳ）を配置し、ノーマルワード線配置領域（ＮＷＬＲＡ）に配置されたワード線（ＷＬ）を構成する低抵抗メタル配線（ＭＴＳ）と下層のゲート電極配線（ＴＧ）の接続をずらせる。 - 特許庁

The semiconductor device has an interconnection region 100 comprising a second interconnection part 10 for evaluating electromigration test provided in a specified pattern, a contact part 12 connected electrically with the second interconnection part 10 while penetrating a second interlayer insulating layer 14, and a heat dissipating part 11.例文帳に追加

半導体装置は、所定のパターンで設けられたエレクトロマイグレーション試験評価用の第２の配線部１０と、第２の層間絶縁層１４を貫通し、かつ第２の配線部１０と電気的に接続されたコンタクト部１２と、放熱部１１とを含む評価用配線領域１００を有する。 - 特許庁

The dummy word line is electrically connected to the diffusion layer of the second conductivity type via a first interconnection layer 12, and at the same time, is connected to the well 2a region of the first conductivity type or the semiconductor substrate via an interconnection layer 14 in a layer above the first interconnection layer.例文帳に追加

ここで、ダミーワード線は、第１の配線層１２を介して第２導電型拡散層と電気的に接続されるとともに、第１の配線層より上層の配線層１４を介して第１導電型ウェル２ａ領域または半導体基板に接続されている。 - 特許庁

In a DRAM having information storage capacitive elements C on a bit line BL, an interconnection trench 18 is made in an interconnection insulation film 17 formed on a gate electrode functioning as the word line WL of the DRAM and a side wall spacer 19 is formed on the side wall of the interconnection trench 18.例文帳に追加

ビット線ＢＬ上に情報蓄積用容量素子Ｃを有するＤＲＡＭにおいて、ＤＲＡＭのワード線ＷＬとして機能するゲート電極上に形成された配線形成用の絶縁膜１７に配線溝１８を形成し、配線溝１８の側壁にサイドウォールスペーサ１９を形成する。 - 特許庁

The present invention concerns microwave filter banks of the type including at least one interconnection network and filters, each of the interconnection network at least comprising an input line and at least two output lines connected to the input line, a filter being connected to each output line of the interconnection network, the filters connected to the interconnection network or to a given interconnection network having different cutoff frequencies and non-overlapping bandwidth.例文帳に追加

少なくとも１つの相互接続ネットワーク及びフィルタを含むタイプのマイクロ波フィルタバンクであって、上記少なくとも１つの相互接続ネットワークの各々は、入力ラインと、入力ラインに接続される少なくとも２つの出力ラインとを備え、上記相互接続ネットワークの各出力ラインにはフィルタが接続され、上記相互接続ネットワーク又は所与の相互接続ネットワークに接続されるフィルタは、カットオフ周波数が異なり且つ帯域幅がオーバラップしない、マイクロ波フィルタバンクに関する。 - 特許庁

To provide a node interconnection device which is capable of shortening an execution time required for parallel processing.例文帳に追加

並列処理の実行時間を短縮することができるノード間接続装置を提供すること。 - 特許庁

To provide a high-speed/low-latency interconnection architecture having an efficient transport layer process.例文帳に追加

効率のよいトランスポート層処理を有する高速・低レイテンシ内部接続アーキテクチャを提供する。 - 特許庁

To provide an optical interconnection member for interconnecting an optical fiber with a data processing unit.例文帳に追加

データプロセッシングユニットを備えた光ファイバーを連結するための光学的連結部材を提供する。 - 特許庁

To provide a system interconnection inverter that can prevent theft of a control program.例文帳に追加

制御プログラムが盗まれる事態を未然に防止することができる系統連系インバータを提供する。 - 特許庁

APPARATUS FOR USING ADAPTIVE SWITCH FOR PROVIDING CONNECTION TO POINT-TO-POINT INTERCONNECTION FABRIC例文帳に追加

ポイント・ツー・ポイント相互接続ファブリックへの接続を提供するために適応スイッチを使用する装置 - 特許庁

Each barrier layer 6 is formed continuously to cover the upper surface and the side faces of each copper interconnection 5.例文帳に追加

バリア層６は、銅配線５の上面及び側面を覆うように連続して形成されている。 - 特許庁

To realize interconnection between a transistor and a storage node electrode through a low resistance on the side of the substrate surface.例文帳に追加

基板表面側でトランジスタとストレージノード電極との接続を低抵抗で実現する。 - 特許庁

Then a thin film provided with metallic interconnection is provided on the front side surface of the chip.例文帳に追加

次いで、チップの表側表面上に、金属相互接続を備える薄膜を設けることができる。 - 特許庁

INTERCONNECTION AND PACKAGING METHOD FOR MULTI-SLICE COMPUTERIZED TOMOGRAPHY DETECTOR MODULES例文帳に追加

マルチ・スライス計算機式断層写真法検出器モジュールのための相互接続及びパッケージの方法 - 特許庁

The digital camera 10 and the mobile phone 40 are electrically interconnected by an interconnection cable 50.例文帳に追加

デジタルカメラ１０と携帯電話機４０は接続ケーブル５０によって電気的に接続可能である。 - 特許庁

To improve location accuracy of protrusion conductors (bumps) formed on interconnections on an interconnection substrate.例文帳に追加

配線基板上の配線上に形成される突起導体（バンプ）の位置の精度を向上させる。 - 特許庁

Image sensor arrays are formed on interconnection structures 42 and 43 adjacent to a board 40.例文帳に追加

基板に隣接する相互接続構造４２、４３上に、複数の画像センサアレイが形成される。 - 特許庁

On the interconnection layer 14 having the fine unevenness, a conductive layer 16 is formed.例文帳に追加

当該微細凹凸が形成された配線層１４面上に導電層１６が形成されている。 - 特許庁

To provide a memory system wherein a memory controller controls memory devices inside a serial interconnection configuration.例文帳に追加

メモリコントローラがシリアル相互接続構成内のメモリデバイスを制御するメモリシステムを提供する。 - 特許庁

PHOTO-COUPLER, ITS MANUFACTURING METHOD, AND OPTICAL TRANSMITTER-RECEIVER AND OPTICAL INTERCONNECTION DEVICE USING THE SAME例文帳に追加

光結合器、その作製方法、およびこれを用いた光送受信装置、光インターコネクション装置 - 特許庁

The interconnection module is equipped with an input receptacle constituted to be coupled to a display source.例文帳に追加

相互接続モジュールは、表示源に結合するように構成される入力レセプタクルを備える。 - 特許庁

The interconnection layer 16 is covered with a passivation film 18 excepting the exposure of an electrode pad 17.例文帳に追加

配線層１６は電極パッド１７の露出部を除いてパッシベーション膜１８で覆われている。 - 特許庁

The via hole for upper layer interconnection reaches the cap layer 6 and does not penetrate the insulation film 7.例文帳に追加

上層配線用のビアホールはキャップ層６に達し、かつ絶縁膜７を貫通していない。 - 特許庁

To provide a semiconductor apparatus capable of coping with the reduction of pitches in a multilayer interconnection and a manufacturing method of the same.例文帳に追加

多層配線の狭ピッチ化に対応可能な半導体装置およびその製造方法を得る。 - 特許庁

An interconnection electrode 7 is arranged to be exposed at a side end face of a first circuit board 3.例文帳に追加

第１の回路基板３の側端面に配線電極７が露出するように配設される。 - 特許庁

A connection hole stopper film 6, such as silicon nitride film, is formed to directly cover a lower interconnection 4.例文帳に追加

下部配線４を直接覆うようにシリコン窒化膜などの接続孔ストッパ膜６を形成する。 - 特許庁

The first interconnection section is designed to be interconnected with a three-dimensional object (3D).例文帳に追加

第１の相互接続部分は３次元（３Ｄ）物体と相互接続するように構成される。 - 特許庁