LOGIC OPERATIONの部分一致の例文一覧と使い方
該当件数 : 857件
An output adjustment value of an adjustment value control logic which outputs the most suitable impedance adjustment value in accordance with the impedance variance of a buffer due to temperature changes during operation of the device is collated with an already set impedance adjustment value, and the collation result is used as a prediction report to control the use of a line including the related buffer, thereby avoiding the occurrence of a fault in the line.例文帳に追加
装置稼動中の温度変化によるバッファのインピーダンス変動に追随して、最適なインピーダンス調整値を出力する調整値制御論理の出力調整値と、既に設定されているインピーダンス調整値を照合し、その照合結果を予兆報告として利用して、関係するバッファが含まれる線路の使用を制御することで、当該線路の障害発生を回避する。 - 特許庁
The first comparator circuit includes a first clocked comparator which is controlled for its operation by a first clock signal and outputs a first differential comparison signal obtained by comparing the differential input signal and the threshold value, and a first data holding circuit in which the first differential comparison signal is inputted to hold a logic of the first differential comparison signal to be outputted as the first digital signal.例文帳に追加
また、第1のコンパレータ回路は、第1のクロック信号により動作が制御され、前記差動入力信号と前記閾値とを比較して得られた第1の差動比較信号を出力する第1のクロックト・コンパレータと第1の差動比較信号が入力され、前記第1の差動比較信号の論理を保持して前記第1のデジタル信号として出力する第1のデータ保持回路を有する。 - 特許庁
A flip-flop circuit according to embodiments of the present invention includes an input unit that receives a first external input signal through a first external input terminal, a storage that stores a signal transmitted to the input unit, and an output unit that outputs through an external output terminal a logic operation result with respect to a second external input signal input through a second external input terminal and the signal stored in the storage.例文帳に追加
本発明の実施形態に係るフリップフロップ回路は、第1外部入力端子を通じて第1外部入力信号が入力される入力部、前記入力部に伝達される信号を格納する格納部、及び第2外部入力端子を通じて入力された第2外部入力信号と前記格納部に格納された信号に対する論理演算結果を外部出力端子を通じて出力する出力部を含むことができる。 - 特許庁
An action setting signal determination circuit 12 performs logic operation on action setting signals A and B outputted from an action setting signal output circuit 4, whether or not the action setting signals A and B are to set a DC motor 2 in a forward/reverse driven state is determined and, if the action setting signals A and B are to set the DC motor 2 in the forward/reverse driven state, a timer circuit 13 starts a timer.例文帳に追加
動作設定信号出力回路4から出力される動作設定信号A、Bについて動作設定信号判断回路12により論理演算を行い、動作設定信号A、Bが直流モータ2を正転/逆転駆動状態に設定するものか否かを判断し、動作設定信号A、Bが直流モータ2を正転/逆転駆動状態に設定するものであるときには、タイマ回路13においてタイマをスタートする。 - 特許庁
The method for inspecting function of the logic circuit contained in the electronic device is characteristically provided with the process for temporarily retaining the output signal from the object device for inspection when an input signal is transmitted thereto, and the process for forming a new input signal for inspection by performing a logical operation of output signal from the object device and the previously stored signal for forming the input signal.例文帳に追加
電子デバイスに含まれる論理回路の機能検査方法であって、被検査デバイスに検査用入力信号を印加した際の被検査デバイスからの出力信号を一時保存する工程と、被検査デバイスからの出力信号と検査装置上に予め格納された入力信号作成用信号との論理演算を行うことによって、新たな検査用入力信号を作成する工程を具備することを特徴とする。 - 特許庁
In one booster circuit 210 included in a gate booster circuit of the liquid crystal display device, a delay signal generating circuit 213 and a logic inverting circuit 214 turn on and off first to third analog switches 211a to 211c in proper timing with first to third switch control signals Sa to Sc to perform what is called charge pump operation for a capacity element 212 connected to a scanning signal line GL1.例文帳に追加
本液晶表示装置のゲート昇圧回路に含まれる1つの昇圧回路210において、遅延信号生成回路213および論理反転回路214は、第1から第3までのスイッチ制御信号Sa〜Scにより、第1から第3までのアナログスイッチ211a〜211cを適宜のタイミングでオンまたはオフすることにより、走査信号線GL1に繋がる容量素子212に対していわゆるチャージポンプ動作を行う。 - 特許庁
This device comprises bit lines, plural word lines arranged perpendicularly to these bit lines, plural memory cells arranged respectively at intersection regions of the bit lines and the word lines, a storing circuit having at least two latches latching data, and a program data discriminating circuit setting the bit lines to either of program voltage and program prohibiting voltage depending on a logic state of data latched by the latch by programming operation.例文帳に追加
ビットラインと、このビットラインに対して垂直に配列された複数本のワードラインと、前記ビットラインと前記ワードラインの交差領域にそれぞれ配列された複数個のメモリセルと、それぞれが対応する入出力ラインに接続され、データをラッチする少なくとも2つのラッチを有する貯蔵回路と、前記ラッチにラッチされたデータの論理状態によりプログラム動作で前記ビットラインをプログラム電圧及びプログラム禁止電圧のうちの一つに設定するプログラムデータ判別回路とを含む。 - 特許庁
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|