「LOGIC OPERATION」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

The on-off operation temperature of the valve is variably determined to a desirable value within the specified range by varying the volume of a wax chamber with the actuator means causing stroke variation with a control logic containing the use of a temperature value of engine cooling water.例文帳に追加

エンジン冷却水の温度値を用いることを含む制御ロジックによって、ストローク変化を起こすアクチュエータ手段を用いて、ワックスチャンバの容積を変化させることにより、バルブの開閉作動温度が所定の範囲内で可変的に所望の値に決定されるようにする。 - 特許庁

In the timing path emulation, an SEND signal and an ACK signal controlled by a self-synchronous transfer control mechanism and a gate logic are respectively expressed as an SEND message and an ACK message, and the transfer operation of the inter-stage SEND signal and ACK signal is evaluated.例文帳に追加

タイミングパスエミュレーションでは、自己同期式転送制御機構及びゲートロジックによって制御されるＳＥＮＤ信号及びＡＣＫ信号をＳＥＮＤメッセージ及びＡＣＫメッセージとしてそれぞれ表現し、ステージ間のＳＥＮＤ信号及びＡＣＫ信号の転送動作を評価する。 - 特許庁

A logic operation conversion judging part 124 judges whether a plotting instruction matches a failure pattern, and when the plotting instruction matches the failure pattern, registers the ROP code of the plotting instruction being the start point for conversion and the classification of the instruction as a failure pattern into a failure pattern storing part 127.例文帳に追加

論理演算変換判定部１２４は、描画命令が、失敗パターンと一致するかを判定し、失敗パターンと一致するときには、変換を行なうための起点となった描画命令のＲＯＰコードと命令種別を失敗パターンとして失敗パターン記憶部１２７に登録する。 - 特許庁

In a home network operation technology using a building structural drawing 104, the logic of the application service 102 is automatically corrected and executed, in the home network environment where a number of devices operate in interlocking with services, by use of building structural drawing information.例文帳に追加

本発明は建物構造図面を用いたホームネットワーク動作技術に関し、多数のデバイスとサービスが連動して動作するホームネットワーク環境で応用サービスのロジック実行時に建物構造図面情報を用いてこれを自動で補正して実行することを特徴とする。 - 特許庁

In an address generating section of an arithmetic logic operation section, an address of a semiconductor memory storing a test pattern is generated based on the prescribed calculating equation, this address is sent to a shift register 32 for inputting an address, and a test pattern is written in a semiconductor memory by specifying this address.例文帳に追加

算術論理演算部のアドレス発生部にて、テストパターンを格納すべき半導体メモリのアドレスを所定の演算式に基づいて発生させ、かかるアドレスをアドレス入力用シフトレジスタ３２に送り、このアドレスの指定により半導体メモリにテストパターンが書き込まれる。 - 特許庁

DMA is connected between an EEPROM and a RAM (not including the core of a micro-controller involved), and automatic programming of data blocks having random length from the RAM to the EEPROM including the verification of programming operation for original data in the RAM is performed under the control of an EEPROM logic.例文帳に追加

ＥＥＰＲＯＭとＲＡＭ（付随するマイクロコントローラのコアを含まない）との間にＤＭＡを接し、ＥＥＰＲＯＭロジックの制御のもと、ＲＡＭ内のオリジナルデータに対するプログラム動作の検証を含む、ＲＡＭからＥＥＰＲＯＭまでのランダムな長さのデータブロックの自動プログラミングを行う。 - 特許庁

In a read operation in a test mode, a test circuit is provided in which signals of logic levels exclusive with respect to each other are inputted to a signal line OUT0U/D connected to the inverter circuit 3A and a signal line OUT1U/D connected to the inverter circuit 3B.例文帳に追加

テストモードにおける読み出し動作において、インバータ回路３Ａに接続される信号線ＯＵＴ０Ｕ／Ｄと、インバータ回路３Ｂに接続される信号線ＯＵＴ１Ｕ／Ｄとに、互いに排他的な論理レベルの信号が入力されるテスト回路を有することを特徴とする。 - 特許庁

Before permitting adaptive fuel control, idle adjusting logic in engine 'operation' requires that a charging state of a battery and negative pressure in a reservoir of an air conditioning and brake system are an ordinary level, and HEV is in an idle state in a state where a vapor canister requires no purge.例文帳に追加

適応燃料制御が許可される前に、エンジン「動作」中のアイドル調整ロジックは、バッテリーの充電状態と空調及びブレーキ・システムのリザーバー内の負圧が通常レベルであり、蒸気キャニスターがパージを必要としていない状態で、HEVがアイドル状態にあることを必要とする。 - 特許庁

To emulate other microprocessors, by performing an instruction change without using other programs, changing an immediate value and an operation code simply without changing a program size, and changing the logic of an instruction interpretation and the interpretation of an instruction set easily.例文帳に追加

他のプログラムを使うことなく命令変更をすることができ、プログラムサイズを変更することなく簡単に即値やオペコードを変更させることができ、命令解釈の論理と命令セットの解釈を容易に変更できて、他のマイクロプロセッサをエミュレーションすることができるようにする。 - 特許庁

The pump signal and irradiation signal are both made incident on two semiconductor optical amplifiers (SOA1 and SOA2) and outputs of inverter characteristics caused by gain saturation and wavelength conversion of the semiconductor optical amplifiers are added together to obtain operation characteristics as the full optical XOR logic element.例文帳に追加

二つの半導体光増幅器（ＳＯＡ１とＳＯＡ２）にポンプ信号と照射信号を共に入射させて、半導体光増幅器の利得飽和と波長変換によって起るインバーター特性の出力を加算させて、全光ＸＯＲ論理素子としての動作特性を得る。 - 特許庁

When a memory mat to be written is switched at the time of rewrite, the state is detected by a control means, and operation procedure of write control information is switched so that a logic value of data written in a memory cell again is not mistakenly used by switching of a memory mat.例文帳に追加

再書込みに際して書込み先メモリマットが切替わったときは、その状態が制御手段によって検出され、メモリセルに再書込みされたデータの論理値がメモリマット切替に起因して誤ることがないように、書込み制御情報の演算手順が切り換えられる。 - 特許庁

A control signal from the TR1 to the liquid crystal element LC is regarded as the input IN of an operation inspecting circuit 1, a logic judging circuit 3 judges whether or not it matches with an expectation, and a memory circuit 4 holds the result of the judgment and at the same time, represents it as the output OUT to a switch circuit 2.例文帳に追加

前記ＴＲ１から液晶素子ＬＣへの制御信号を動作検証回路１の入力ＩＮとし、それが期待値と一致するか否かを論理判定回路３で判定し、判定結果をメモリ回路４で保持するとともに切換回路２への出力ＯＵＴとして導出する。 - 特許庁

In the case of detecting the sub-arm 4 to be in a hanging-down position before detecting the counterweight balancing beam 5 to be in a perpendicular position, a logic controller 16 controls the operation of the solenoid valve 14 to replenish a hydraulic cylinder 8 with pressure oil to put the balancing beam 5 into a perpendicular position.例文帳に追加

カウンターウエイト・バランス用ビーム５が垂直位置にあるのを検知される前に、サブアーム４が垂下位置にあるのを検知される場合には、バランス用ビーム５を垂直位置にするために油圧シリンダ８に圧油を補充するために、ロジックコントローラー１６がソレノイドバルブ１４の作動を制御する。 - 特許庁

The MPU of the magnetic disk device is configured to execute a host mode executing program, and to be be operated in a host mode, and started an operation by referring to the logic of the jumper block when it is started, and controlled so that the direct transfer of a file can be executed with the slave storage device.例文帳に追加

親磁気ディスク装置のＭＰＵはホスト・モード実行プログラムを実行してホスト・モードで動作する構成になっており、起動時にジャンパ・ブロックの論理を参照してホスト・モードで動作を開始し、子供記憶装置との間でファイルの直接転送をするように装置を制御する。 - 特許庁

To meet the need for high-speed operation of a CPU 20 for determining whether or not charging preparation has been made on vehicle side, on the basis of a voltage value corresponding to a logic "H" of a pilot signal, under a state where a time ratio of a pilot signal propagating on a pilot signal line Lp changes.例文帳に追加

パイロット信号線Ｌｐを伝播するパイロット信号の時比率が変化する状況下、パイロット信号の論理「Ｈ」に対応する電圧値に基づき、車両側で充電準備が整ったか否かを判断するためには、ＣＰＵ２０の動作の高速度化が要求されること。 - 特許庁

A set of input/output variables of a function block configuring a PLC control program is managed as an interface, and an instance having an interface type instead of the function block is used to permit the creation of the operation logic of the control program or the internal program of the function block.例文帳に追加

ＰＬＣ制御プログラムを構成するファンクションブロックの入出力変数のセットをインタフェースとして管理し、ファンクションブロックの代わりに前記インタフェースを型としたインスタンスを用いて制御プログラム或いはファンクションブロックの内部プログラムの動作ロジックを作成することを許容する。 - 特許庁

In the device, the system and the method for resource management of a large, logically partitioned storage system, the storage resources such as storage capacity, ports and a cache memory, etc. are assigned or removed from the logic partitions based on storage management operation results, I/O statistics and policy defined by a user.例文帳に追加

論理パーティションに分割された大規模なストレージシステムのリソース管理のための装置、システム、方法、に於いて、ストレージ容量、ポート、キャッシュメモリ等のストレージリソースは、ストレージ管理操作結果、Ｉ／Ｏ統計、及びユーザが定義したポリシーに基づいて論理パーティションとの間で割り当てられ、或いは戻される。 - 特許庁

The information processing system is provided with a PLC (programmable logic controller) 42 for controlling an equipment facility 41, a computer 31, a video output converter 151 for converting the display video signal of the computer 31 into a format suitable for long distance transmission, and for transmitting it to a video signal line, and an explosion-proof operation display device 100.例文帳に追加

情報処理システムは、設備機器４１を制御するＰＬＣ４２と、コンピュータ３１と、コンピュータ３１のディスプレイ映像信号を長距離伝送に適した形式に変換し映像信号線上に送信する映像出力変換器１５１と、防爆型操作表示装置１００とを有する。 - 特許庁

Since the pulse width is expanded by the pulse width expanding logic circuit 23 and also a signal with an expanded pulse width and a timing control signal for performing logical operation are constituted of plural signals of different frequencies, a variable control range of the a change-over timing of an analog switch can be extended.例文帳に追加

パルス幅拡張用論理回路２３でパルス幅を広げるとともに、パルス幅を広げた信号と論理演算を行うタイミング制御信号を周波数の異なる複数の信号で構成するため、アナログスイッチＳＷの切替タイミングの可変制御範囲を広げることができる。 - 特許庁

The wireless printing logic also includes at least one application programming interface (API) object that provides an interface between the application and the hidden objects, and, at least one platform specific object that encapsulates several adaptive wireless printing tasks that are configured for operation on the platform.例文帳に追加

無線印刷論理はまた、アプリケーションと隠されたオブジェクトの間にインターフェースを提供する少なくとも１つのＡＰＩオブジェクトと、プラットフォーム上の動作について構成されたいくつかの適応印刷タスクをカプセル化する少なくとも１つのプラットフォーム固有のオブジェクトを含む。 - 特許庁

The IC card 100 is provided with a control part 102, a logic memory reading and writing means 103, a garbage collection control means 104, a unit operation means 105, a final unit tracking means 106, a top unit control means 107, a memory access module 108, and a flash memory 109.例文帳に追加

ＩＣカード１００内に、制御部１０２と、論理メモリ読み書き手段１０３と、ガベージコレクション管理手段１０４と、ユニット操作手段１０５と、最終ユニット追跡手段１０６と、先頭ユニット管理手段１０７と、メモリアクセスモジュール１０８と、フラッシュメモリ１０９とを有する。 - 特許庁

In this verification support device, a logic expression which expresses operation of a pattern generator G comprising one basic pattern generator G_0, k-pieces of preferential pattern generators G_k, k-pieces of preferential pattern selection conditions S_k, and k-pieces of selector circuits T_k for connecting them can be obtained.例文帳に追加

検証支援装置では、一つの基本パターン発生器（Ｇ_0）と、ｋ個の優先パターン発生器（Ｇ_k）と、ｋ個の優先パターン選択条件Ｓ_kと、これらを接続するｋ個のセレクタ回路Ｔ_kと、から構成されているパターン発生器（Ｇ）の動作を表現する論理式を得ることができる。 - 特許庁

This semiconductor storage device 1 is provided with: a memory IC chip 10 having a spare memory cell; a logic IC chip 20 to which the memory IC chip 10 is connected through an electrical bonding section 2; and a switching element section for switching the selecting operation of the spare memory cell from a defective memory cell.例文帳に追加

本発明に係る半導体記憶装置１は、スペアメモリセルを有するメモリＩＣチップ１０と、このメモリＩＣチップ１０が電気的接合部２を介して接続されているロジックＩＣチップ２０と、不良メモリセルからスペアメモリセルの選択動作を切り替える切替用素子部とを備えている。 - 特許庁

When a test operation mode is designated by the mode signal MOD, each terminal B of the input side selector 15 and the output side selector 17 is selected, and the logic circuit 16 is disconnected, and the input buffer 14 and the output buffer 19 are connected together in one-to-one correspondence through a bypass circuit 18.例文帳に追加

モード信号ＭＯＤで試験動作モードを指定すると、入力側セレクタ１５と出力側セレクタ１７の端子Ｂが選択され、論理回路１６が切り離されて、バイパス回路１８を介して入力バッファ１４と出力バッファ１９が１対１に接続される。 - 特許庁

The level shift circuit 1 includes an XOR gate 60 for detecting that the logic level of an input signal IN (to be exact, level shift signal A) becomes the same as that of an inverted signal B at the level shift of the output signal OUT as an abnormal operation in the level shift circuit 1.例文帳に追加

レベルシフト回路１は、入力信号ＩＮ（正確にはレベルシフト信号Ａ）及び反転信号Ｂの論理レベルが出力信号ＯＵＴのレベルシフト時に同一の論理レベルとなることを当該レベルシフト回路１の動作異常として検出するＸＯＲゲート６０を備える。 - 特許庁

To obtain faster operation and high reliability by connecting each register to one input part which is connected to one output part and one output part respectively so that they can be read in and read out without depending upon the position of a logic unit in a composite system by using position- unchangeable relative identification information.例文帳に追加

個々の論理ユニット（ＢＳＬ）ないしは個々の計算機ユニット（ＲＥ）から形成される、数量Ｆの故障を許容する複合系、これらのユニット自体、並びに前記複合系を動作させるための方法を、それらがより速く作動し且つより高い信頼性を有するように創作する。 - 特許庁

A voltage shortage of a battery is detected by a voltage detection circuit 10 and a hysteresis comparator circuit 11, and in this detection, a voltage shortage is notified by providing a programmable logic device 12 restraining operation signals of an opening section 7 and forcefully operating a relay circuit 13 of a mechanical brake.例文帳に追加

電圧検出回路１０及びヒステリシスコンパレータ回路１１によりバッテリの電圧不足を検出し、この検出では操作部７による操作信号を抑止し、かつ機械ブレーキのリレー回路１３を強制動作させるプログラマブル・ロジック・デバイス１２を設けることでバッテリ電圧不足を知らせる。 - 特許庁

The pulse generator generates a number of pulses set by: counting a time base clock 1 with a binary counter 2 of such a bit count that a required resolution can be obtained; carrying out logic operation from count position information in one cycle; and computing a proper pulse generation position.例文帳に追加

この改善策として、基準発振クロックを必要な分解能が得られるビット数の２進カウンタでカウントし、１サイクル中のカウント位置情報から論理演算し、適正なパルス発生位置を計算することによって設定されたパルス数を発生するパルス発生装置とした。 - 特許庁

It is inspected whether write of a fuse element 16 is performed normally or not by providing a write inspection mode, detecting potential difference of an operation amplifier output terminal 24 before and after setting of the write inspection mode, and confirming that inversion of a logic is not performed in an output terminal 12 of the ROM circuit.例文帳に追加

書き込み検査モードを設け、書き込み検査モードの設定前後でオペアンプ出力端子２４の電位差を検出し、ＰＲＯＭ回路の出力端子１２においてロジックの反転のないことを確認することで、ヒューズ素子１６の書き込みが正常に行われたかを検査する。 - 特許庁

In the image displaying apparatus 100 for the slot machine or the pachinko slot machine with a displaying means 200, the image displaying apparatus 100 for the slot machine or the pachinko slot machine in which the logic operation means 5 is added to an image processing means 3 when image information is displayed on the displaying means 200, is disclosed.例文帳に追加

表示手段２００を有するスロットマシーン又はパチスロ機の画像表示装置１００に於て、当該表示手段２００に、画像情報を表示するに際し、画像処理手段３に論理演算手段５を付加したスロットマシーン又はパチスロ機の画像表示装置１００が示されている。 - 特許庁

A stop signal generating circuit 27 outputs an ozone generation stop signal based on the judge signal of the logic circuit 25 in the case of judging the occurrence of a disconnection and that of overload and short-circuit to stop operation of a switching signal generation circuit and to stop ozone generation.例文帳に追加

２次側回路に断線や、過負荷や短絡が生じていると判定した場合の論理回路２５の判定信号に基づいて、停止信号発生回路２７はオゾン発生停止信号を出力し、スイッチング信号発生回路５の作動を停止してオゾン発生を停止させる。 - 特許庁

The monitor circuit detects variation of an initial level from 'H' to 'L' of voltage discrimination FLG after start of operation of the limiter circuit 23 using external power source voltage Vextpw supplied from PAD 2 and 3 and a comparator CMP2 to which external reference voltage Vextref is given, and after that, the monitor circuit outputs a monitor signal holding a constant logic level during an operation period of the limiter circuit.例文帳に追加

モニタ回路は、ＰＡＤ２，３から供給される外部電源電圧Ｖｅｘｔｐｗおよび外部基準電圧Ｖｅｘｔｒｅｆが与えられるコンパレータＣＭＰ２を用いて、リミッタ回路２３の動作開始後、電圧判定ＦＬＧの“Ｈ”から“Ｌ”への最初のレベル変化を検出し、以後リミッタ回路の動作期間中一定の論理レベルを保持するモニタ信号を出力する。 - 特許庁

A logic arithmetic execution means refers to invalidation request data of an input terminal corresponding to the invalidation condition input among invalidation request data stored in an invalidation request data storage means when a logic operation for safety control to be carried out includes an invalidation operator including an invalidation condition input and an invalidation object input, and invalidates input data corresponding to the invalidation object input when the content requests invalidation.例文帳に追加

ロジック演算実行手段は、実行対象となる安全制御用ロジック演算に、無効化条件入力と無効化対象入力とを含む無効化演算子が含まれているときには、無効化要求データ記憶手段に格納される無効化要求データの中で、当該無効化条件入力に対応する入力端子の無効化要求データを参照し、その内容が無効化要求有りのときには、無効化対象入力に対応する入力データを無効化する。 - 特許庁

The control device 10 for the plant includes an input means 13 for inputting process signals sent from the plant, a numerical operation part 11 for outputting a boolean value that has determined the normality/abnormality of the process signals through arithmetic processing based on a program, and a control module 20 for outputting control signals associated with the safety protection operation of the plant by logically processing the boolean value on the basis of a logic circuit.例文帳に追加

プラントの制御装置１０において、プラントから送信されるプロセス信号を入力する入力手段１３と、プログラムに基づく演算処理によって前記プロセス信号の正常／異常を判定したブール値を出力する数値演算部１１と、論理回路に基づき前記ブール値を論理処理し前記プラントの安全保護動作に係る制御信号を出力させる論理処理部２０と、を備える。 - 特許庁

The master device 20 collects information necessary for operation direction control from an external unit 60 connected to its own device and the slave devices 30 and 40 through the transmission line 50, executes an operation direction control logic for automatic closing in a single line zone based on the collected information, and sends out control data thereby obtained to the external unit connected to each slave device or the self device.例文帳に追加

親装置２０は、運転方向制御に必要な情報を自装置に接続された外部機器６０および伝送回線５０を通じて各子装置３０、４０から収集し、収集した情報に基づいて、単線区間を自動閉塞するための運転方向制御論理処理を実行し、その結果得られた制御データを各子装置や自装置に接続された外部装置へ送出する。 - 特許庁

Further, since conventionally the connection test has been conducted between the logic section and the line address, the column address in the whole LSI operation test resulted in low defect detection rate; however it can be conducted in a scan test and a test pattern which has a high detection rate of the circuit defects can be created automatically.例文帳に追加

さらには、ロジック部とメモリ間の行アドレス及び列アドレスの接続テストを従来は、ＬＳＩ全体の実動作テストで行っていたため、回路の故障検出率を低かったが、この発明によりスキャンテストにより行うことができ、回路の故障検出率が高いテストパターンを自動で作成することができる。 - 特許庁

Since direct inputs to the RAM section from the outside are carried out in addition to operation from the LOGIC section of inputs to the RAM section, a test pattern is input easily from the outside, and the data write, etc., of initial data to the RAM section can also be conducted at high speed from the outside.例文帳に追加

ＲＡＭ部への入力をＬＯＧＩＣ部から行うという動作に加えて，外部から直接ＲＡＭ部への入力を行うことが可能となるため，外部からのテストパターンの入力等が容易となり，また，ＲＡＭ部への初期データのデータ書き込み等も外部から高速に行うことが可能となる。 - 特許庁

Control logic performs the initialization of the control data to both a reset instruction by power on of the semiconductor integrated circuit and a reset instruction by an external signal in an actual operation mode, and performs the initialization of the control data only to the reset instruction by the power on of the semiconductor integrated circuit in a test mode.例文帳に追加

制御論理は、実動作モードにおいて半導体集積回路のパワーオンによるリセット指示、又は外部信号によるリセット指示の双方に対して制御データの初期化を行い、テストモードにおいて半導体集積回路のパワーオンによるリセット指示に対してだけ前記制御データの初期化を行う。 - 特許庁

Furthermore, as a body of the instance of the interface described in the operation logic, the function block with the interface having the same definition as that of the interface implemented thereon is associated, to create the controller instance configurations of the PLC control program without editing the content of the function block.例文帳に追加

さらに、動作ロジック内に記述されたインタフェースのインスタンスのボディとして、そのインタフェースと同一定義のインタフェースが実装宣言されたファンクションブロックを関連付けることで、当該ファンクションブロックの内部を編集することなくＰＬＣ制御プログラムのコントローラインスタンス構成を作成することができる。 - 特許庁

The 2nd logic circuit 25 is composed of a DFF 251 which latches the input data with the output of the fixed delay circuit 24 and outputs them, a DFF 252 which latches the latch data of the DFF 251 with the output from the fixed delay circuit 23 and inverts and outputs them, and an AND circuit 253 which performs AND operation between both the outputs.例文帳に追加

第２の論理回路２５は、固定遅延回路２４からの出力で入力データをラッチして出力するＤＦＦ２５１と、固定遅延回路２３からの出力でＤＦＦ２５１のラッチデータをラッチして反転出力するＤＦＦ２５２と、その両出力の論理積演算を行うアンド回路２５３とからなる。 - 特許庁

To perform accurate investigation with efficiency by making use of past investigation knowledge in supporting the process of creating a logic operation search formula where search keys such as technical terms, IPC, FI, F-terms, an applicant and the like are combined as necessary, etc.例文帳に追加

本発明の目的は、調査を行なう場合に、技術用語、ＩＰＣ、ＦＩ、Ｆターム、出願人等の検索キーを適宜組み合わせた論理演算検索式を作成する工程等を、過去の調査ナレッジを活用して支援することにより、精度の高い調査が効率良く行なうことができるようにすることにある。 - 特許庁

At a flip-flop circuit 100, the drain side of a MOS transistor M9 at a CML (Current Mode Logic) circuit 3a is connected to the drain side of a MOS transistor M11 at a CML circuit 3c for operating at a phase inverse to the CML circuit 3a, through a capacitive element C1_add for performing charging and discharging operation.例文帳に追加

フリップフロップ回路１００は、ＣＭＬ回路３ａにおけるＭＯＳトランジスタＭ９のドレイン側と、このＣＭＬ回路３ａと逆位相で動作するＣＭＬ回路３ｃにおけるＭＯＳトランジスタＭ１１のドレイン側とが、充放電動作を行う容量素子Ｃ１_addを介在させて接続されている。 - 特許庁

In a rotating direction reverse to the normal rotating direction of an operation range up to stop positions P1-P5 of an output gear (output shaft), the motor actuator sets second and fifth brushes 62 and 65 forming a pair, and a pattern conductor 55 on the pattern substrate 51 so that the logic of the detection signals of third and fourth brushes 63 and 64 making a pair becomes symmetric.例文帳に追加

出力ギヤ（出力軸）の停止位置Ｐ１〜Ｐ５までの作動範囲の正転方向と逆転方向とにおいて、対をなす第２，第５ブラシ６２，６５と、対をなす第３，第４ブラシ６３，６４の検出信号の論理が対称となるように、パターン基板５１上のパターン導体５５が設定される。 - 特許庁

A multiple system computer including the same logic includes a majority power switch 3 constituted of a power supply and a switch, and each computer mutually checks up output results by required operation and the majority power switch of a computer in another system is controlled according to the checkup result, thus turning off a faulty computer by majority decision.例文帳に追加

同一の論理を持つ多重系コンピュータは、電源とスイッチからなる多数決電源スイッチ３を具備し、所要の演算による出力結果を各コンピュータで相互に照合し、照合結果により他系コンピュータの多数決電源スイッチを制御することによって、多数決で故障のコンピュータをＯｆｆする。 - 特許庁

A software model of the SoC device is operated according to a test program having made the trouble occur in the hardware model simulation, and memory access, an update wait of a memory, register access, and an update wait of a register occurring in a process of the operation are recorded in a log in order of the occurrence while each of them is converted into an RTL (Register Transfer Logic).例文帳に追加

ハードウェアモデルシミュレーションにて不具合を発生させたテストプログラムにしたがって、そのＳｏＣデバイスのソフトウェアモデルを動作させ、その動作の過程で発生するメモリアクセス、メモリの更新待ち、レジスタアクセス、およびレジスタの更新待ちの各々をＲＴＬに変換しつつその発生順にログに記録する。 - 特許庁