「LOGIC OPERATION」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The verification device used as an operation model during logic simulation for verifying a logic circuit in LSI development is comprised of a means for automatically generating a operation parameter required for generating simulation patterns, and a means for a person in charge of the verification to set the operation parameter, and dynamically switches these means during the simulation.例文帳に追加

ＬＳＩ開発における論理回路を検証するための論理シミュレーションで用いられる動作モデルとなる検証装置に、シミュレーションパターン発生に必要となる動作パラメータを自動生成する手段と動作パラメータを検証担当者が設定する手段の２つを備え、また、その手段をシミュレーション中に動的に切り替えれるようにする。 - 特許庁

The wireless printing logic comprises an application capable of a print operation and several hidden objects that encapsulate several wireless printing tasks associated with a wireless printing operation for the application.例文帳に追加

無線印刷論理は、印刷動作を実行できるアプリケーションと、該アプリケーションのために無線印刷動作に関連するいくつかの無線印刷タスクをカプセル化するいくつかの隠されたオブジェクトを備える。 - 特許庁

To provide a differential logic circuit wherein a DC output voltage is not changed even when an operation current is changed, and also to provide a frequency divider circuit and a method for adjusting the operation current in a frequency synthesizer.例文帳に追加

動作電流を変えても直流出力電圧の変わらない差動論理回路及び分周回路、さらには、周波数シンセサイザにおける動作電流の調整方法を提供する。 - 特許庁

Otherwise, in addition, the hardware error is detected by executing arithmetic operation or logic operation (multiplication by '1' or addition of '0', for example), having the known result in response to the test instruction.例文帳に追加

またはこれに加えて、試験命令に応答して、既知の結果を有する算術演算または論理演算（たとえば、１による乗算、０の加算など）を実行することによって、ハードウェア・エラーを検出する。 - 特許庁

A function to enable a user to create an optional group of warning item and to link optional detailed control operation logic drawings to each warning item of the group of warning items in the operation monitoring device here.例文帳に追加

ここで、運転監視装置に、ユーザーが任意の警報項目グループを作成し、警報項目グループのそれぞれの警報項目に対して任意の詳細制御演算ロジック図を結び付ける機能を設ける。 - 特許庁

To realize an operation procedure creation support device which automatically creates the logic by cooperation with a user based on retrieved information on a database which saves various kinds of history data generated in plant operation.例文帳に追加

プラント運転で発生する各種の履歴データを保存するデータベースの検索情報に基づいて、ユーザとの協業でロジックを自動的に作成する、運転手順作成支援装置を実現する。 - 特許庁

An evaluation time setting device sets up the evaluation time set value stored in the set time database in the evaluation logic using the operation time in the operation evaluation knowledge as the evaluation reference.例文帳に追加

そして、評価時間設定装置は、操作評価知識の中で操作時間を評価基準としている評価ロジックに対して、設定時間データベースに記憶された評価時間の設定値を設定する。 - 特許庁

The internal logic part 300 executes operation processing by combining a plurality of measuring processing logics by a hardware wired corresponding to an operation content, whose content is designed according to a sensing purpose.例文帳に追加

内部ロジック部３００は、センシング目的に応じて内容が設計され、演算内容に応じて配線されたハードウェアにより複数の計測処理ロジックを組み合わせて演算処理を実行する。 - 特許庁

This judged result is transmitted to a user logic circuit 20, when no off-track is caused, writing operation is continued as it is, when an off-track is caused, an operation processor 16 generates an interruption.例文帳に追加

判定結果は、ユーザ論理回路２０に送信され、オフトラックが発生していなければ、そのまま書き込み動作を続け、オフトラックが発生していれば、演算処理装置１６に対して割り込みを発生させる。 - 特許庁

The processing part 3 is composed of such PLDs as FPGA and CPLD that can realize logic operations (logical operation or the like) by programming desired functions.例文帳に追加

所望の機能をプログラムすることでロジック動作（論理演算等）を実現できるＦＰＧＡやＣＰＬＤなどのＰＬＤで演算処理部３を構成している。 - 特許庁

The circuit operation simulation device receives a pattern of a transfer unit from a regulated interface, and gives it to the logic circuit of verification object at a regulated signal time.例文帳に追加

回路動作摸擬装置は規定のインターフェースにより転送単位のパターンを受け取り、検証対象論理回路へ規定の信号タイミングにより与える。 - 特許庁

To reduce variety of instructions necessary for an arithmetic logic operation including a parenthesized command, and to reduce the necessary capacity of a mapping RAM.例文帳に追加

括弧付き命令を含む数値論理演算に、必要とする命令の種類を削減すると共にマッピングマッピングＲＡＭの必要容量を減らす。 - 特許庁

To provide an EEPROM in which a cache function and a multi-level logic operation function can be achieved respectively with optimum conditions and which has a rewrite/read circuit.例文帳に追加

キャッシュ機能や多値論理動作機能をそれぞれ最適条件で実現可能とした書き換え／読み出し回路を持つＥＥＰＲＯＭを提供する。 - 特許庁

To provide a semiconductor device and a method of manufacturing it, where a DRAM cell and a logic circuit are enhanced in operation speed without increasing manufacturing processes in number.例文帳に追加

製造工程数の増加を招くことなく、ＤＲＡＭセル及びロジック回路の高速化を可能とした半導体装置とその製造方法を提供する。 - 特許庁

To perform image conversion correctly based on extra information even for input image data including any logic operation while raising the processing rate.例文帳に追加

如何なる論理演算を含む入力画像データに対しても、付加情報を基に正しい画像変換が行え、また処理速度を高めることを実現可能にする。 - 特許庁

When a user enters a print instruction from an operation entry section 24 of a host device 2, a communication section 22 establishes a logic connection between the host device and a printer 1.例文帳に追加

ユーザがホスト装置２の操作入力部２４から印字指示を入力すると、通信部２２はプリンタ装置１との間に論理的なコネクションを確立する。 - 特許庁

To provide an EEPROM having a write-in/read-out circuit in which a cache function and a multi-level logic operation function can be realized in optimum conditions.例文帳に追加

キャッシュ機能や多値論理動作機能をそれぞれ最適条件で実現可能とした書き換え／読み出し回路を持つＥＥＰＲＯＭを提供する。 - 特許庁

To provide an I/O extension circuit capable of expanding an I/O port, using a shift register of a versatile logic IC, and capable of enhancing an operation speed.例文帳に追加

汎用ロジックＩＣのシフトレジスタを使ってＩ／Ｏポートを拡張すると共に、動作速度を向上させることができるＩ／Ｏ拡張回路を提供する。 - 特許庁

The ratio of the variation of the brightness signal to the amplitude of the contour signal is operated arithmetically and or logically, and the contour signal is changed into any color in response to the result of the arithmetic and logic operation.例文帳に追加

輝度信号の変化分と輪郭信号の振幅の比を演算し、その演算結果に応じて輪郭信号を任意の色に変換する。 - 特許庁

To provide an information processing device capable of suppressing increase of delay time in cascaded computing units for an operation other than a combination of addition and logic.例文帳に追加

加算及び論理の組み合わせ以外の演算に対して演算器カスケードの遅延時間の増大を抑えることが可能な情報処理装置を提供する。 - 特許庁

The flip-flop circuit according to the embodiments of the present invention allows delay of entire logic operation to be reduced while stably driving an external load.例文帳に追加

本発明の実施形態に係るフリップフロップ回路によれば、安定的に外部負荷を駆動しつつ、全体論理演算の遅延（ｄｅｌａｙ）を減らすことができる。 - 特許庁

To provide a semiconductor integrated circuit capable of reducing voltage drop on a sub-power source wiring for reducing a sub-threshold current, thereby preventing the operation speed of a logic circuit from lowering.例文帳に追加

サブスレッショルド電流低減のための副電源配線上での電圧降下を少なくでき、それによって論理回路の動作速度の低下を防止する。 - 特許庁

The control unit 104 monitors configuration operation of the programmable logic circuit 100, and when configuration by a first method fails, selects a second method.例文帳に追加

制御部104は、プログラマブル論理回路100のコンフィギュレーション動作を監視し、第一の方式によるコンフィギュレーションに失敗した際に、第二の方式を選択する。 - 特許庁

When the logic difference further shows the presence of sufficient data packets in the buffer memory, the interface control unit 12 executes burst reading operation to the buffer memory.例文帳に追加

バッファメモリに十分なデータパケットがあることを該論理差がさらに示している場合、該ユニット１２はバースト読み取り動作をバッファメモリに実行する。 - 特許庁

Since the personal computer performs a processing such as display is performed in accordance with the result of a logic operation on parameters such as the remaining quantity of the toner, the personal computer can perform advanced processing.例文帳に追加

トナー残量等のパラメータの論理演算結果に応じて表示等の処理を実行しているので、高度な処理が実行可能である。 - 特許庁

When the operation set is completed, a logic unit 112 saturates the register 102 with a positive value when the value is higher than zero and it saturates the register 102 with a negative value when the value is lower than zero.例文帳に追加

演算組の完了時に、値がゼロより大きい時論理装置がレジスタを正の値で飽和させ、値がゼロより小さい時負の値で飽和させる。 - 特許庁

A fully differential phase and frequency detector utilizes a multi-function differential logic gate to implement a differential AND gate operation and provides a fully differential D-flip-flop.例文帳に追加

完全差動位相周波数検出器は差動ANDゲート演算を実現するのに多機能差動論理ゲートを用い、完全差動Dフリップフロップを提供する。 - 特許庁

To provide a cache memory in which tag information can be processed at high speed by using a column switch with a logic operation function and an access time is shortened.例文帳に追加

論理演算機能付きカラムスイッチを用いることによって高速にタグ情報を処理でき、アクセス時間の短縮が図れるキャッシュメモリを提供する。 - 特許庁

In the case no modified logic cell function is realized at step S7 or S9, the area for dummy cell search is expanded at step S10 and the same operation is repeated.例文帳に追加

Ｓ７又はＳ9のステップにより修正論理セルの機能を実現出来ない場合には、ダミーセルの検索範囲を広げて（Ｓ１０）、同様の操作を繰り返す。 - 特許庁

To monitor the operation of an execution device which executes a computer program on hardware without using a measuring instrument such as a logic analyzer in order to reduce efforts and time.例文帳に追加

手間と時間との短縮のため、ロジックアナライザ等の測定器を用いずに、ハードウェアでコンピュータプログラムを実行する実行装置の動作を監視する。 - 特許庁

Each of the switch nodes 100 is comprised of a precharge logic circuit which carries out a precharging operation in parallel while a circuit block performs data output.例文帳に追加

このスイッチノード１００が、回路ブロックがデータ出力を実行しているときに並行してプリチャージ動作を実行するプリチャージロジック回路からなる。 - 特許庁

This invention eliminates activation of the reset signal RST of which a logic level is fixed in normal operation, by a resonance phenomenon.例文帳に追加

本発明によれば、通常動作時において論理レベルが固定されるリセット信号ＲＳＴが共振現象によって活性化されることがなくなる。 - 特許庁

To provide a semiconductor integrated circuit reducing a leak current while maintaining the operation speed of the circuit and further suppressing an area increase of a logic gate.例文帳に追加

回路の動作スピードを保ちつつリーク電流を削減でき、更に論理ゲートの面積増大を抑えることができる半導体集積回路を提供する。 - 特許庁

To set an X2 or S1 logic interface in between a peripheral eNB or an upper node by autonomous operation in a plug-and-play type wireless base station eNB.例文帳に追加

プラグ・アンド・プレイ型の無線基地局ｅＮＢにおいて、自律的な動作で周辺ｅＮＢや上位ノードとの間にＸ２、Ｓ１論理インタフェースを設定する。 - 特許庁

To validly avoid stopping of an operation due to the deviation from an operating temperature guarantee range in a processor using a gate array capable of reconfiguring an internal logic circuit.例文帳に追加

内部論理回路を再構成可能なゲートアレイを用いた処理装置において、動作温度保証範囲の逸脱による動作の停止を有効に回避する。 - 特許庁

Thus, at deciding of an inner logic in a noncontact state or non-destructive state by using lasers, a high-speed operation or multilayer wiring cannot be prevented.例文帳に追加

これにより、レーザを用いて非接触・非破壊で内部論理を判定する場合に、高速化動作や多層配線化を妨げない構造になっている。 - 特許庁

When the operation of the logic unit 11 is securely stable, a timing controller 8 can be driven to prevent malfunction when the voltage V_DD rises.例文帳に追加

ロジック部11の動作が確実に安定した状態からタイミングコントローラ８を駆動させることができ、電圧Ｖ_DDの立ち上がり時の誤動作を防止できる。 - 特許庁

The logic circuit 3 performs a predetermined operation and operates with the electric power supplied from the first power line 1 and second power line 2.例文帳に追加

論理回路３は、所定の演算を行う回路であり、第１の電源ライン１および第２の電源ライン２から供給される電源によって動作する。 - 特許庁

To provide a simplified semiconductor integrated circuit device capable of estimating the number of delay cycles for obtaining an appropriate operation result from a combinational logic circuit.例文帳に追加

組み合わせ論理回路から適正な演算結果を得る遅延サイクル数を見積もることが可能な簡略化された半導体集積回路装置を提供する。 - 特許庁

The internal signals SA, SB and SC output from logic parts 31 and 32 during normal operation are given to data terminals D of FF 51, 52 and 53, respectively.例文帳に追加

通常動作中にロジック部３_１，３_２から出力される内部信号ＳＡ，ＳＢ，ＳＣは、それぞれＦＦ５１，５２，５３のデータ端子Ｄに与えられる。 - 特許庁

A delay amount measuring circuit 6 measures a delay amount of the input signal 3 due to the logic circuit 4, before operation verification of the D type F/F 10.例文帳に追加

遅延量測定回路６は、論理回路４により生じる入力信号３の遅延量を、Ｄ型Ｆ／Ｆ１０の動作検証前に測定する。 - 特許庁

The selector can be further provided with the logic of selecting a monitor policy from the library, and the monitor detects the operation of the device based on the selected monitor policy.例文帳に追加

セレクタは、ライブラリからモニタポリシーを選択する論理を更に含んでもよく、モニタは選択されたモニタポリシーに基き装置の操作を検出する。 - 特許庁

A network verifying logic for deciding the operation state of the external network from the electronic mail server is stored in the memory and also conducted by the processor.例文帳に追加

外部ネットワークの動作状況を電子メールサーバから決定するためのネットワーク検証ロジックは、メモリに格納され、かつプロセッサにより実行される。 - 特許庁

When the processor is in a second mode of operation, the scheduling logic issues one or more vector instructions for concurrent execution to the first and second processor cores 114.例文帳に追加

プロセッサが第２の動作モードにある場合、第１および第２のプロセッサ・コア１１４に１つ以上のベクトル命令を発行して、同時に実行させる。 - 特許庁

To realize a logic circuit wherein both an input load and an activation yield are reduced, and a high speed operation is realized with low power consumption.例文帳に追加

論理回路について入力負荷および活性化率の双方を低減し、高速かつ低消費電力での動作が可能な論理回路を実現する。 - 特許庁