「LOGIC OPERATION」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

To perform optimization according to all of operation modes different in supply voltage, with respect to logic synthesis of a semiconductor integrated circuit for supply voltage control.例文帳に追加

電源電圧制御を行う半導体集積回路の論理合成において、電源電圧の異なる動作モードの全てに応じた最適化を行う。 - 特許庁

When the programmable logic circuit P is reconfigured, operation for supplying the internal data storage memory 2 with the write address and the read address is performed as well.例文帳に追加

また、プログラマブル論理回路Ｐの再構成を行う場合は、内部データ記憶用メモリ２へと書込用アドレスや読出用アドレスを供給する動作も行う。 - 特許庁

Logic circuits 19, 20, 21 make one of MOS transistors MN1, MN2 of a level shifter to an on-state, based on an operation mode and an address signals.例文帳に追加

ロジック回路１９，２０，２１は、動作モード及びアドレス信号に基づいて、レベルシフタのＭＯＳトランジスタＭＮ１，ＭＮ２のうちのいずれか一方をオン状態にする。 - 特許庁

The RTL simulation method calculates register 0/1 probability data of each register and the operation rate data of each register in the logic circuit changing according to test data.例文帳に追加

ＲＴＬシミュレーション手段は、テストデータに従って変化する各レジスタの論理回路中のレジスタ０／１確率データとレジスタ毎の動作率データを算出する。 - 特許庁

The flash driver can also contain programable flash media logic for executing more specific operation in direct communications with flash memory media.例文帳に追加

フラッシュドライバはまた、これはフラッシュメモリメディアとの直接通信においてより特有のオペレーションを実行するプログラマブルフラッシュメディアロジックも含むことができる。 - 特許庁

This programmable logic controller captures input data by an input module, performs operation by a CPU module, and outputs output data from an output module.例文帳に追加

入力モジュールで入力データを取り込み、ＣＰＵモジュールで演算を行い、出力モジュールから出力データを出力するプログラマブルロジックコントローラに関する。 - 特許庁

Consequently, the operation of the EPS control device 50 is secured by operating a CPU 56 and a logic IC 59 with the output of the boosting circuit 33.例文帳に追加

これによって、昇圧回路３３の出力によって、ＣＰＵ５６やロジックＩＣ５９等を動作させて、ＥＰＳ制御装置５０の動作を確保する。 - 特許庁

In this semiconductor device incorporating a logic chip having the prescribed functions and a memory chip storing data in a common package, the logic chip and the memory chip are connected through terminals for memory access such as a control signal terminal, an address terminal, a data terminal, the logic chip has a logic circuit having the prescribed function and a memory chip test circuit performing an operation test of the memory chip.例文帳に追加

本発明は，所定の機能を有するロジックチップとデータを記憶するメモリチップとを共通のパッケージ内に搭載する半導体装置において，ロジックチップとメモリチップとは，制御信号端子，アドレス端子，データ端子などのメモリアクセス用の端子を介して接続され，ロジックチップは，前記所定の機能を有する論理回路と，前記メモリチップの動作試験を行うメモリチップ試験回路とを有することを特徴とする。 - 特許庁

The semiconductor integrated circuit device comprises a network logic circuit block having a MOS transistor which performs a logic operation constituted of a pass transistor logic, a buffer circuit block which amplifies an output signal of the network logic circuit block, and MOS transistors 44 and 50 which are formed in a semiconductor layer of a fully-depleted type SOI substrate wherein the semiconductor layer is formed on a semiconductor substrate 51 via a buried insulation layer 52.例文帳に追加

パストランジスタロジックにて構成される論理演算を実現するＭＯＳトランジスタを有するネットワーク論理回路ブロックと、ネットワーク論理回路ブロックの出力信号を増幅するバッファ回路ブロックとを備え、半導体基板５１上に埋込み絶縁層５２を介して半導体層が形成された完全空乏型ＳＯＩ基板の半導体層に形成されたＭＯＳトランジスタ４４、５０を有する。 - 特許庁

As comparison operation is stopped at the comparison means 3 constituting an initial stage of redundancy judging operation every redundancy judging means 1, so that operation of the comparing means 3 and a logic synthesizing means 7 are stopped, and needless current consumption can be reduced.例文帳に追加

冗長判定手段１毎に冗長判定動作の初期段階である比較手段３で比較動作が停止されるので、比較手段３及び論理合成手段７の動作が停止され不要な消費電流を低減することができる。 - 特許庁

On the basis of the logic that allocation to the job of a certain order is possible = it is within the operation time of main resources, it is within the operation time of sub resources and also it is within the operation time of dummy resources, the processing of allocating the normal resources and the dummy resources to the job is executed (S4-S9).例文帳に追加

あるオーダーのジョブに割付可能＝主資源の稼働時間内かつ副資源の稼動時間内かつダミー資源の稼動時間内というロジックに基づきジョブへの通常資源及びダミー資源の割付の処理を行う（Ｓ４〜Ｓ９）。 - 特許庁

A semiconductor device is provided with a variable delay circuit 10 which delays output data of the logic circuit 5 between the logic circuit 5 and an output latch circuit 2 and equipped with a control circuit 6 which controls a delay quantity of the variable delay circuit 109 based upon an observed operation environment.例文帳に追加

論理回路５と出力ラッチ回路２の間に、論理回路５の出力データを遅延する可変遅延回路１０を設け、この可変遅延回路１０の遅延量を観測された動作環境に基づき制御する制御回路６を備える。 - 特許庁

To estimate a fault propagation route in a fault propagation route estimation system for estimating a fault spot inside a logic circuit by tracking the fault propagation route from a fault terminal by repeating temporary decision of a logic and implication operation.例文帳に追加

論理の仮決定と含意操作を繰り返して故障端子から故障伝搬経路を追跡することにより、論理回路内部の故障箇所を推定する故障伝搬経路推定システムにおいて、故障伝搬経路の推定を可能とする。 - 特許庁

To provide a LAN system and its data processing management method where a version of data processed in the entire system is matched by using reference version information received from a master logic section and allowing each logic section itself to compare version information of its own stored in itself with the received version information so as to limit its operation.例文帳に追加

本発明の課題は、親論理部から送信された基準バージョン情報を用いて、各論理部自身が保持するバージョン情報を比較して動作を制限することで、システム全体で処理するデータバージョンを一致させることである。 - 特許庁

A logic circuit part 16 among a breaker, a high rate control part, and the logic circuit part which were mounted in the past on a control panel is installed in a stand type operation panel 12, and the breaker 17 and the high rate control part 18 are mounted on a hydraulic unit 13.例文帳に追加

従来は制御盤に搭載されていたブレーカ,強電制御部および論理回路部のうち、論理回路部１６をスタンド式操作盤１２に設け、ブレーカ１７および強電制御部１８を油圧ユニット１３に搭載している。 - 特許庁

Meanwhile, a pixel value comparison section compares color values in the CMY color space before and after the logic arithmetic operation by the logic arithmetic section 3, and an output image selection section 6 selects the color value that has been color-converted by the input color conversion section 1, if they match.例文帳に追加

一方、論理演算部３による論理演算前後のＣＭＹ色空間の色値を画素値比較部５で比較し、一致していれば入力色変換部１で色変換されたままの色値を出力画像選択部６で選択する。 - 特許庁

A row (column) address activation control section 5 (4) generates a row (column) signal of logic 1 by bits corresponding to row (column) lines to be cleared by performing logic operation for a decoded start row (column) address signal and a decoded finish row (column) address signal.例文帳に追加

行（列）アドレス活性化制御部５(４)は解読された開始行（列）アドレス信号と終了行（列）信号とに対して論理演算を行うことにより，クリア対象の行(列)ライン対応のビットが論理１の行（列）信号を生成する。 - 特許庁

In second mode, the power supply circuit 100 supplies DC power supply voltages VDD, VSS to the logic circuit 200, and the logic circuit 200 performs the non-thermally insulative circuit operation by being supplied with the DC power supply voltages VDD, VSS.例文帳に追加

第２のモードでは、電源回路１００は、直流の電源電圧ＶＤＤ、ＶＳＳを論理回路２００に供給し、論理回路２００は、その直流の電源電圧ＶＤＤ、ＶＳＳが供給されることで非断熱的回路動作を行う。 - 特許庁

In first mode, the power supply circuit 100 supplies non-DC power supply voltages VPK, VMK to the logic circuit 200, and the logic circuit 200 performs the thermally insulative circuit operation by being supplied with the non-DC power supply voltages VPK, VMK.例文帳に追加

第１のモードでは、電源回路１００は、非直流の電源電圧ＶＰＫ、ＶＭＫを論理回路２００に供給し、論理回路２００は、その非直流の電源電圧ＶＰＫ、ＶＭＫが供給されることで断熱的回路動作を行う。 - 特許庁

The monitored data are processed by a logic device 2 for performing a prescribed logical operation, and a monitored result is notified to a central monitoring terminal 30 through a virtual private network (VPN) 20 which is a communication path between the central monitoring terminal 30 and the logic device 2.例文帳に追加

監視データは、所定の論理演算を行う論理デバイス２により処理され、監視結果は、中央監視端末３０と論理デバイス２との間の通信経路である仮想専用網（ＶＰＮ）２０を介した中央監視端末３０へ通知される。 - 特許庁

The level shift circuit 1 includes a D latch 70 that holds the logic level of the level shift signal A immediately before abnormal operation detection and generates and outputs the output signal OUT at a voltage level corresponding to the held logic level, when the XOR gate 60 detects the abnormal operation in the level shift circuit 1.例文帳に追加

また、レベルシフト回路１は、ＸＯＲゲート６０によって当該レベルシフト回路１の動作異常が検出されるとき、その動作異常が検出される直前のレベルシフト信号Ａの論理レベルを保持し、保持した論理レベルに対応する電圧レベルにて出力信号ＯＵＴを生成出力するＤラッチ７０を備える。 - 特許庁

The logic circuit includes: a wiring selecting section 1; a logic operation section 2 for logically operating a signal input to one of inputs nodes 71, 72, to which wiring selected by the wiring selecting section 1 is connected, and a signal input to the other input node; and a switching section 3 connected to the logic operation section 2 for switching OR, AND and NOR, NAND, NOT.例文帳に追加

本発明の論理回路は、配線選択部１、配線選択部１にて選択された配線が接続された入力ノード７１、７２のうちの１つの入力ノードに入力された信号、及びその他の入力ノードに入力された信号を論理演算する論理演算部２、及び論理演算部２に接続され、ＯＲ、ＡＮＤとＮＯＲ、ＮＡＮＤ、ＮＯＴとを切り替える切替部３を有する。 - 特許庁

The processor or the device is realized by a method for distributing only data necessary for operation from among pieces of input data to a reconfigurable operation means, and a method for changing installed logic of the reconfigurable operation means by using non-operation time occurring in the reconfigurable operation means when data unnecessary for operation are input to the processor.例文帳に追加

前記のプロセッサまたは装置は、本願の、入力されるデータのうち、演算に必要なデータだけをリコンフィギュラブルな演算手段に分配する方式と、演算に不必要なデータがプロセッサに入力されているときに、リコンフィギュラブルな演算手段に発生する無演算時間を利用して、リコンフィギュラブルな演算手段の搭載論理を変更する方式によって実現される。 - 特許庁

The digital camera includes (a) a storage device to store a digital picture; (b) a logic device to process the digital picture; and (c) a user interface to execute an operation to the logic device, by suggestion of the user related to an operation selection option to delete the digital picture from the storage device, and an operation selection option to re-compress the digital picture.例文帳に追加

ａ）デジタル写真を保持する記憶機構と、ｂ）デジタル写真を処理する論理機構と、ｃ）前記記憶機構からデジタル写真を削除する操作選択肢と、デジタル写真を再圧縮する操作選択肢とを関連づける、前記論理機構にユーザが指示して操作を実行するためのユーザ・インタフェースとを含んでなるデジタル・カメラとこれを用いてユーザと対話する方法とを提供する。 - 特許庁

According to an embodiment of the invention, the memory system include switch controller logic for controlling operation of both the first switching logic and the second switching logic to prevent simultaneous or overlapping access to the same memory bank by the plurality of link controllers and prevent simultaneous or overlapping access to the plurality of banks by the same link controller.例文帳に追加

本発明の一部の実施形態によれば、複数のリンク制御部による同じメモリバンクへの同時の、または重複するアクセスを防ぎ、同じリンク制御部による複数のバンクへの同時の、または重複するアクセスを防ぐために、第1のスイッチングロジックおよび第2のスイッチングロジックの両方の動作を制御するためのスイッチ制御部ロジックがある。 - 特許庁

A hardware description language as an input is mapped into cell components, logic clusters as partial circuits are generated from the mapping result, and detailed logic circuits are generated for each cluster; and the arrangement positions of the logic clusters are determined and it is decided whether or not a target operation frequency is achieved by using the result.例文帳に追加

入力となるハードウェア記述言語からセル部品にマッピングし、マッピング結果から部分回路である論理クラスタを生成し、クラスタ毎に詳細な論理回路を生成し、論理クラスタの配置位置を決定し、上記配置位置から回路のディレイ計算を実施し、その結果を用いて目標動作周波数が達成されたか否かを判定する。 - 特許庁

To provide an operating apparatus equipped with an operation commanding means, which outputs an operation command to on-vehicle equipment, based on a hand movement of a user, in which an operation procedure is easy to understand, an erroneous operation due to a user's misrecognition is also effectively prevented, even a determination logic in the operation commanding means is simplified, and add-ons become easily optional.例文帳に追加

操作者の手の動きに基づいて車載機器に対する操作コマンドを出力する操作指令手段を備えた操作装置において、操作手順が判り易く、操作者の認識違いによる誤操作も効果的に防止でき、しかもその操作指令手段における判断ロジックを単純化でき、後付けのオプション対応も容易化できるようする。 - 特許庁

The leakage current of respective logic operation circuits at standby is reduced by setting respective substrate bias voltages Vrefn, Vrefp for standby: Vrefn=-1V, Vrefp=+Vcc+1V and at operation: Vrefn=0V, Vrefp=+Vcc.例文帳に追加

この基板バイアス電圧Ｖｒｅｆｎ，Ｖｒｅｆｐは、それぞれ、待機時：Ｖｒｅｆｎ＝−１Ｖ、Ｖｒｅｆｐ＝＋Ｖｃｃ＋１Ｖ、動作時：Ｖｒｅｆｎ＝０Ｖ、Ｖｒｅｆｐ＝＋Ｖｃｃ、のように設定することにより、待機時の各論理回路のリーク電流を削減することができる。 - 特許庁

To provide the device and method for simulating an electric circuit capable of simulating the operation of an analog/digital hybrid circuit equipped with a digital circuit in which a current is related to logic operation.例文帳に追加

論理動作に電流が関与するデジタル回路を備えたアナログ・デジタル混在回路の動作を忠実にシミュレートすることができる電気回路用シミュレーション装置および電気回路のシミュレーション方法を提供する。 - 特許庁

A safety control task 3 in each of safety control stations SCS1, SCS2, ..., SCS64 performs operation by using the operation data of a necessary area out of received link transmission data according to an implemented safety logic.例文帳に追加

安全制御ステーションＳＣＳ１，ＳＣＳ２，・・・，ＳＣＳ６４の安全制御タスク３は、実装されている安全ロジックに従って、受信したリンク伝送データのうち必要な領域の演算データを用いて演算を実行する。 - 特許庁

To provide an operation pattern detection system for a touch panel switch which can detect various operations without using a complicated decision logic and also can provide a pleasure of more intuitive operation to a user.例文帳に追加

各種の操作を、複雑な判断ロジックを用いないで検知することができ、より直感的に操作する楽しさをユーザーに提供することができるタッチパネルスイッチの操作パターン検出システムを提供すること。 - 特許庁

In a general operation mode, a verified circuit 11 mapped by an emulator 10 or a CPU core 12 is operated, and the function or operation of a logic circuit to be verified is simulated on the emulator 10 side.例文帳に追加

通常動作モードでは、エミュレータ１０にマッピングされた検証対象回路１１やＣＰＵコア１２が動作して、エミュレータ１０側で検証対象の対象論理回路の機能もしくは動作が模擬されている。 - 特許庁

In this case, the logic circuit executes switching operation in the 120° power feed system by a signal PWM1 and also continuously executes the switching operation a the signal PWM2 before and after above switching operation, in order to change step by step the voltage applied to each phase of the brushless motor.例文帳に追加

このとき、ロジック回路は、信号ＰＷＭ_1による１２０°通電方式でのスイッチングを行うと共に、このスイッチングの前後で連続して信号ＰＷＭ_2によるスイッチングを行い、ブラシレスモータの各相に印加する電圧を段階的に変化させる。 - 特許庁

By optimal feedback control based on the delay quantity of operation such as switching of the logic circuit or the like, an operation margin is suppressed to a minimum, operation guarantee is secured, a circuit capable of being highly integrated at much higher speed is provided and power consumption is reduced.例文帳に追加

論理回路等のスイッチング等、動作の遅延量に基づいて最適に帰還制御することにより、動作マージンを最小に抑え、動作保証を確保し、より高速で高集積化可能な回路を実現するとともに、消費電力の削減を図る。 - 特許庁

To provide a selection circuit, which increases the speed of signal transmission from a selection signal of the selection circuit to an output signal to increase the operation speed of a logic circuit using this selection circuit, and the logic circuit using it.例文帳に追加

選択回路の選択信号から出力信号に至る信号伝搬を高速化することができ、上記選択回路を用いた論理回路の動作を高速化することができる選択回路およびそれを用いた論理回路を提供することを目的とするものである。 - 特許庁

To provide a device and method for realizing an all-optical logic operation of a signal transmitted from an arbitrary point, to be more specific, like an optical computer using a pumping signal and a probe part signal, relating to the device and method for realizing the all-optical NOR logic element.例文帳に追加

全光NOR論理素子具現装置およびその方法に関するものであり、詳しくは光コンピューティングのような任意の地点から伝送される信号をポンプ信号とプローブ部信号を用いて全光(all-optical)論理動作を具現する装置およびその方法を提供する。 - 特許庁

For controlling an output driver, chip areas and power consumption are reduced by using a CMOS digital logic, and clock-on-demand is provided through employment of a delay line of an open loop structure and a logic operation method.例文帳に追加

本発明では、出力ドライバー制御のために、ＣＭＯＳデジタルロジックを使用することによりチップ面積及び電力消費の低減が可能なようにし、オープン−ループ構造の遅延ラインと論理演算方式の採択を介してクロック−オン−ディマンド（clock-on-demand）を実現した。 - 特許庁

The operation clock of the DRAM block 14 is set at a frequency higher than a system clock of the logic circuits 11, 12, and 20-bit output D1, D2 of the logic circuits 11, 12 are serial/parallel-converted to 60-bit data DI, and are written in the DRAM block 14.例文帳に追加

ＤＲＡＭブロック１４の動作クロックは論理回路１１，１２のシステムクロックよりも高い周波数に設定されており、論理回路１１，１２の２０ビット出力Ｄ１，Ｄ２は、６０ビットデータＤＩにシリアル／パラレル変換されてＤＲＡＭブロック１４に書き込まれる。 - 特許庁

A digital output cell(M) expressing the output circuit part of a logic part (71) is arranged in a corresponding analog circuit part (72), an analog circuit part for verification including a logic part in a pseudo-status is prepared, and the operation of the analog circuit part for verification is verified by an analog analyzing tool.例文帳に追加

ロジック部（７１）の出力回路部を表すデジタル出力セル（Ｍ）を対応するアナログ回路部（７２）に配置し、ロジック部を疑似的に含む検証用アナログ回路部を作成し、この検証用アナログ回路部の動作をアナログ解析ツールにより検証する。 - 特許庁

A logic sum part 130, which calculates a logic sum of a PWM signal which regulates operation timing of a switching element and receiving parts 110a to 110d and 120a to 120d which respectively receive various digital data and analog data to be used for a motor control are provided.例文帳に追加

スイッチング素子の動作タイミングを規定するＰＷＭ信号の論理和を算出する論理和部１３０と、電動機の制御に用いられる各種のデジタルデータおよびアナログデータを各々受信する受信部１１０ａ〜ｄおよび１２０ａ〜ｄが設けられる。 - 特許庁

A hypervisor assigns an I/O bus direct memory access(DMA) address range to each of input/output adapters and prevents data from being transmitted between the input/output adapter inside one logic domain and a memory location assigned to the other logic domain during DMA operation.例文帳に追加

ハイパバイザが、入出力アダプタの各々にＩ／ＯバスＤＭＡアドレス範囲を割当て、直接メモリ・アクセス（ＤＭＡ）操作の間に、１論理区画内の入出力アダプタと、他の論理区画に割当てられたメモリ・ロケーションとの間のデータの伝送を防止する。 - 特許庁

The logic circuits 22, 24, 26 are connected with a first power supply VDD1 and the logic circuits 28, 30, 32 are connected with a second power supply VDD2 which supplies a first potential at the time of normal operation and supplies a second potential at the time of test.例文帳に追加

論理回路２２，２４，２６に第１の電位を供給する第１の電源（ＶＤＤ１）が接続され、論理回路２８，３０，３２に通常動作時に第１の電位を供給し、試験時に第２の電位を供給する第２の電源（ＶＤＤ２）がそれぞれ接続される。 - 特許庁

To achieve reduction in logic scale and simplification of a logic to be controlled, while latency is small and an operation frequency is high, for a Euclidean arithmetic unit for dual BCH codes in which coding is performed with a multiple Galois field and a lot of word errors are corrected.例文帳に追加

多元のガロア体で符号化され、かつ多くのワード誤りを訂正する二元ＢＣＨ符号用のユークリッド演算ユニットに対して、レイテンシが小さくかつ動作周波数が高い状態で、論理規模削減と制御する論理の簡略化を実現する。 - 特許庁

The movement condition of the data is a switch input means by which logic is set by operation of the user, and the discriminating means moves data when a logic signal inputted by the switch input means is true.例文帳に追加

前記データの移動条件に基づいてデータの移動の結果を判定する判定手段を設けることにより、データ移動の失敗を防止することができ、データ移動が不完全な状態において、ＨＤＤ側のデータ移動元のデータを消去してしまう心配がなくなる。 - 特許庁

At this time, in order to realize an operation at an extremely low voltage, a threshold voltage of each FET which structures the inverter logic circuit I1 is set to be very lower than usual.例文帳に追加

このとき、極低電圧での動作を実現するため、インバータ論理回路Ｉ１を構成する各ＦＥＴの閾値電圧を、従来よりも非常に低く設定する。 - 特許庁