「LOGIC OPERATION」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

The requested mounting is constructed by integrating general mounting 106 of the service, the constraint, and an operation logic for imposing the constraint on the general mounting.例文帳に追加

要求された実装は、サービスの一般的な実装１０６、制約及び一般的な実装上に制約を課する施行ロジックを組み込むことによって構築される。 - 特許庁

To make undesired change, in read logic value for stored information, held by a nonvolatile memory cell hardly occur, even when a parallel number for the memory bank, in which operation is designated by a command, is not coincide.例文帳に追加

コマンドで動作が指定されるメモリバンクの並列数が相違しても不揮発性メモリセルが保持する記憶情報の読出し論理値に不所望な変化難くする。 - 特許庁

A level setting circuit supplying a logic level to a pad which is uninspected in an operation test is provided to an inside of a semiconductor chip, and a level detection circuit is provided to an area near an inner circuit.例文帳に追加

半導体チップ内部に、動作試験において未検査となるパッドに論理レベルを供給するレベル設定回路と、内部回路の近傍にレベル検出回路を設ける。 - 特許庁

To provide a simple wiring method, wherein related to a semiconductor logic circuit, skews are reduced with no degradation in integration degree and operation speed.例文帳に追加

半導体の論理回路において、集積度及び動作速度の低下を招くことなく、スキューの低減を実現する簡易な配線方法を提供することを課題とする。 - 特許庁

When a flash memory 22 performs read operation, a selector 26 selects a reference voltage VREF1 in response to a selection signal SEL inputted from a logic circuit 30.例文帳に追加

フラッシュメモリ２２がリード動作を実行する場合は、セレクタ２６は、ロジック回路３０から入力された選択信号ＳＥＬに応じて基準電圧ＶＲＥＦ１を選択する。 - 特許庁

The function circuit also comprises a diagnostic logic for conducting an operation test of an internal circuit mounted in the delay circuit (41, 42) to externally input a diagnostic signal.例文帳に追加

また、遅延回路（４１，４２）に内部回路の動作試験を行うための診断用論理を搭載し、外部から診断用信号が入力されるように構成する。 - 特許庁

The programmable logic control device (PLC) with a queue function and its method receive first input commands from one of several operation terminals by a command transmitting/receiving unit.例文帳に追加

キュー機能を備えるプログラマブル論理制御装置（ＰＬＣ）及びその方法はコマンド送受信ユニットにより複数操作端の１つから第１入力コマンドを受ける。 - 特許庁

The power consumption consumed inside the component corresponding to the operation condition of the component is accurately calculated and the power consumption of the entire logic circuit is accurately calculated.例文帳に追加

部品の動作状況に応じた部品内部で消費される消費電力を正確に計算し、論理回路全体の消費電力を正確に計算することが可能となる。 - 特許庁

To realize a reduction in number of times of refreshing in both a self-refresh mode and a normal operation mode with a small-scale circuit in a DRAM/logic hybrid LSI.例文帳に追加

ＤＲＡＭ／ロジック混載ＬＳＩにおいて、セルフ・リフレッシュ・モード及び通常動作モードの両モードにおけるリフレッシュの回数の低減を小規模な回路で実現できるようにする。 - 特許庁

The controller logic sets a transfer flag in response to a transfer trigger event in the display controller for initiating an automatic partial transfer operation from the video memory to a display device.例文帳に追加

コントローラロジックは、ディスプレイコントローラでの転送トリガ事象に応答して、ビデオメモリからディスプレイデバイスへの自動部分転送動作を起動するための転送フラグをセットする。 - 特許庁

To measure accurately ternary judgment of an output state of a memory by operating a memory under actual operation conditions in a semiconductor integrated circuit device (1) comprising a logic mixed memory.例文帳に追加

ロジック混載メモリを含む半導体集積回路装置（１）において、正確にメモリの出力状態の３値判断を実動作条件下においてメモリを動作させて測定する。 - 特許庁

Replacement of the logic constitution or optimization of an operation frequency is performed based on the route delay test result to a target frequency corresponding to connection between the processor elements.例文帳に追加

前記、プロセサエレメント間の接続に対応したターゲット周波数に対する経路遅延テストの結果をもとに、論理構成の入れ替え、あるいは、動作周波数の最適化を行う。 - 特許庁

In order to improve the level of decision by using AI (Artificial Intelligence) or Fuzzy Logic," or "in order to make input -operation easier by using GUI (Graphical User Interface)" are examples of such problems to be solved by the invention. 例文帳に追加

「AI（人工知能）又はファジィ理論により判断を高度化すること」、「GUI（グラフィカル・ユーザー・インターフェイス）により入力を容易化すること」などがその例である。 - 特許庁

To provide a tester circuit capable of verifying the logic operation of an LSI 2 mounted in a tester using an LSI tester 3 operating at a lower speed than the specified maximum speed of the LSI 2.例文帳に追加

テスタに搭載するＬＳＩ２の規定最高速度より低速度のＬＳＩテスタ３を用いてＬＳＩ２の論理動作の検証が可能なテスタ回路を提供する。 - 特許庁

To shorten a test time of a logic circuit part for a control operation in a semiconductor device having a plurality of memory chips of the same configuration disposed in a common package.例文帳に追加

同一構成のメモリチップを共通のパッケージ内に複数個配置した半導体装置において、制御動作を行う論理回路部分のテスト時間を短縮する。 - 特許庁

To provide a technology capable of attaining a logic arithmetic operation of a precoder in a transmitter at a low speed with respect to the transmitter and a transponder compatible with a differential phase shift modulation system.例文帳に追加

差動位相偏移変調方式に対応した送信器及びトランスポンダに関し、送信器内のプリコーダの論理演算を低速の動作で行うことを可能にする。 - 特許庁

Programmable ring frequency logic 20 controls the frequency of a ringing signal generator, and a high frequency ring control circuit 70 is switched on and off in the cadence of ringing operation.例文帳に追加

プログラム可能な呼出周波数論理２０で呼出音発生器の周波数を制御し、高周波呼出音制御回路７０を呼出動作に合わせてオンオフ制御する。 - 特許庁

When an ordinary operation mode is designated by a mode signal MOD, each terminal A of the input side selector 15 and the output side selector 17 is selected, and connected to the logic circuit 16.例文帳に追加

モード信号ＭＯＤで通常動作モードを指定すると、入力側セレクタ１５と出力側セレクタ１７の端子Ａが選択され、論理回路１６に接続される。 - 特許庁

To automatically generate a logic circuit whose circuit scale can be reduced, and the number of clock cycles of which before the end of an operation can be reduced by changing the hierarchical structure of a CDFG.例文帳に追加

ＣＤＦＧの階層構造を変更し、回路規模が小さく、かつ動作完了までのクロック・サイクル数が少ない論理回路の自動生成を可能にする。 - 特許庁

A frequency of a ringing tone generator is controlled by a programmable call frequency logic 20, and a high-frequency ringing tone control circuit 70 is on-off-controlled according to a call operation.例文帳に追加

プログラム可能な呼出周波数論理２０で呼出音発生器の周波数を制御し、高周波呼出音制御回路７０を呼出動作に合わせてオンオフ制御する。 - 特許庁

An actual device control part controls a device at an operation speed of the device on the target circuit as a substitute for the device control part on the emulation logic circuit.例文帳に追加

ここで、実デバイス制御部は、上記エミュレーション論理回路上のデバイス制御部に代えて、上記ターゲット回路上のデバイスの動作速度で該デバイスを制御する。 - 特許庁

In the microcomputer 11, a decode logic part 17 performs decoding operation according to a state change of an externally inputted rest signal, and output decode signals x-z.例文帳に追加

マイコン１１のデコードロジック部１７は、外部より入力されるリセット信号の状態変化に応じてデコード動作を行ない、デコード信号ｘ〜ｚを出力する。 - 特許庁

At the time of verifying a high speed operation logic circuit, a high speed test pattern is inputted as the input data 6 for setting register directly from a bypass signal 5 to the selector section 2.例文帳に追加

一方、高速動作論理回路検証時には、レジスタ設定用入力データ（６）としての高速テストパターンをバイパス信号（５）からセレクタ部（２）へ直接に入力する。 - 特許庁

To reduce the power consumption of a logic circuit by making its clock gated, and to improve observability of a control circuit which outputs a clock enable signal in a scan test operation.例文帳に追加

ゲーテッドクロック化により、論理回路の消費電力を低減するともに、スキャンテスト時において、クロックイネーブル信号を出力する制御回路の観測性を向上させる。 - 特許庁

The DPLA (Dynamic Programmable Logic Array) uses enable devices, each of which outputs the result of an OR operation to each output line eliminating the clock signal within the OR plane.例文帳に追加

本発明のＤＰＬＡ（Ｄｙｎａｍｉｃ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ａｒｒａｙ）はＯＲプレーン内のクロック信号を除去して各出力ラインにＯＲ演算の結果を提供するイネーブル装置が使用される。 - 特許庁

An AND circuit 30 outputs an operation result by a logic product of signals having the synchronized detection time and detected by the plurality of ultraviolet ray detection parts 10.例文帳に追加

ＡＮＤ回路３０は、検出時刻を同期して複数の紫外線検出部１０によって検出された信号の論理積による演算結果を出力する。 - 特許庁

A logic circuit includes a TLB architecture 646 for processing a storage operation in parallel with a small and high speed integral load transformation look aside buffer(TLB) architecture 610.例文帳に追加

論理回路は小さく高速な整数ロード変換ルックアサイドバッファ（ＴＬＢ）アーキテクチャ（６１０）と並列に、記憶動作を処理するＴＬＢアーキテクチャ（６４６）を含む。 - 特許庁

A constant electric current flowing to the LEDs 9 is adjusted and set through the control circuit 11 by means of the logic circuit 8 irrespective of the number of the LEDs 9 during operation.例文帳に追加

ＬＥＤ９に流れる定電流は、作動中のＬＥＤ９の数にかかわらず、論理回路８によって制御回路１１を通じて調整されて設定される。 - 特許庁

To provide a full-logic formation-enabled PWM control system in which a PWM cycle can be varied and a duty ratio can be configured according to load operation conditions.例文帳に追加

ＰＷＭ周期を変動可能であり、かつ、負荷の運転状態に応じてデューティ比を設定可能な、フルロジックで形成可能ＰＷＭ制御システムを提供する。 - 特許庁

To relax a trade-off relation between a high-speed operation and a wide operating frequency range of an apparatus, in a frequency divider utilizing a current logic type flip-flop circuit.例文帳に追加

電流論理型のフリップフロップ回路を利用した周波数分周器において、装置において、高速動作と広い動作周波数範囲のトレードオフ関係を緩和する。 - 特許庁

To provide a spin transistor, with a low interface resistance between a source/drain made of a ferromagnetic material and an organic channel, which achieves a good transistor operation, and to provide a logic circuit device.例文帳に追加

強磁性体からなるソース・ドレインと有機チャネルとの間の界面抵抗が低く、良好なトランジスタ動作を実現するスピントランジスタ及び論理回路装置を提供する。 - 特許庁

To provide a data transfer device including a post charge logic which utilizes signals of a pair of data lines to simultaneously perform a post charge operation with respect to the other pairs of data lines.例文帳に追加

一つのデータライン対の信号を利用して他のデータライン対に対するポストチャージ動作とともに行うポストチャージロジックを備えたデータ伝達装置を提供する。 - 特許庁

The operation state control circuit 103 irregularly stops the operation of the logic circuit part 102, starts the power consumption varying circuit 104 when the power consumption in the logic circuit part 102 decreases, and increases the power consumption of the power consumption varying circuit 104 so as to compensate the decrease of the power consumption in the logic circuit part 102.例文帳に追加

論理回路部１０２の回路動作の起動と停止を不規則に制御する動作状態制御回路１０３を備え、動作状態制御回路１０３が、不規則に論理回路部１０２の動作を停止させて、論理回路部１０２の消費電力が低下している期間中に、消費電力可変回路１０４を起動して、論理回路部１０２の消費電力の低下を補うように消費電力可変回路１０４の消費電力を増加させる。 - 特許庁

To provide a semiconductor integrated circuit in which the timing of the exchange of data between a memory and a logic part is optimized, operation performance and operation speed are improved, while current consumption is reduced, in the semiconductor integrated circuit in which the memory and the logic part are formed on a single semiconductor chip and a plurality of data processing are simultaneously carried out.例文帳に追加

メモリ部とロジック部とが単一の半導体チップ上に形成されて複数のデータ処理を同時におこなう半導体集積回路における、メモリ部とロジック部とのデータのやり取りのタイミングが最適化されて、動作性能及び動作速度が向上されるとともに消費電流が軽減される半導体集積回路を提供する。 - 特許庁

The PLC includes a mechanism for, when an operation mode switching instruction is applied from a development support device, referring to the state of the "abnormality occurrence logic existence flag" written in the ladder program, and for, when the state of the flag indicates the state of the existence of the abnormality occurrence logic, preventing any operation mode switching to a driving mode from being performed.例文帳に追加

ＰＬＣには、動作モード切替命令が開発支援装置から与えられたとき、ラダープログラム中に書き込まれた「異常発生ロジック存在フラグ」の状態を参照し、そのフラグの状態が異常発生ロジックが存在する状態を示すときには、運転モードへの動作モード切替を行わないようにする仕組みが設けられる。 - 特許庁

The threshold voltage of the logic gate 25 is set lower than 1/4VDD and at the time of crystal oscillating operation in microcomputer operation, even when the operating point of an inverter 4 in an oscillation circuit is deviated by the dispersion of processes, both the signals of XI terminal 2 and XO terminal 1 can be prevented from being erroneously recognized as Low level by the logic gate 25.例文帳に追加

論理ゲート２５のスレッショルド電圧を１／４ＶＤＤ以下に設定し、マイコン動作における水晶発振動作時において、発振回路のインバータ４の動作点がプロセスのばらつきによってずれても、論理ゲート２５によりＸＩ端子２の信号とＸＯ端子１の信号が共にＬｏｗレベルと誤認されることを防ぐことができる。 - 特許庁

The operation device selects an operation logical unit 13' for performing specified operation to data read from a memory, a register 27 for temporarily storing the data read from the memory, and a mixing circuit 29 capable of selecting either an arithmetic/logic unit or the register and of replacing one part of the data read from the memory with the selected arithmetic/logic unit or output data outputted from the register.例文帳に追加

演算装置は、メモリから読み出したデータに対して所定の演算を行う演算論理ユニット１３’と、メモリから読み出したデータを一時格納するレジスタ２７と、演算論理ユニットまたはレジスタを選択し、メモリから読み出したデータの一部を、選択した演算論理ユニットまたはレジスタから出力される出力データに置き換えることが可能な混合回路２９と、を有することを特徴とする。 - 特許庁

The monitoring screen display apparatus 100 determines based on status information of the monitoring object whether processing corresponding to logic information at each operation level is viable, and displays a monitoring screen which has the status information of the monitoring object and an identification color corresponding to the operation level reflected on design information of the monitoring screen, when it is determined that the processing corresponding to the logic information at each operation level is viable.例文帳に追加

監視画面表示装置１００は、監視対象の状態情報に基づいて、各運用レベルのロジック情報に対応する処理が実行可能であるか否かを判定し、各運用レベルのロジック情報に対応する処理が実行可能であると判定された場合、監視対象の状態情報と運用レベルに対応する識別色とを監視画面のデザイン情報に反映させた監視画面を表示する。 - 特許庁

To sustain operation by lowering a power generation output simply and automatically by a control logic if the continuous operation of an engine is possible when a exhaust gas temperature, a primary cooling water temperature or the like of the engine is abnormal.例文帳に追加

排気温度，一次冷却水温度などのエンジン機関が異常になった場合、エンジンの運転継続が可能であれば制御ロジックにより簡単かつ自動で発電出力を降下させ運転の継続を図ることにある。 - 特許庁

A variable resistor (37) is turned into a low resistance state, during normal operation to reduce a signal delay and is switched to a high resistance state during test operation, since logic defects are generated by a leakage current.例文帳に追加

可変抵抗手段（３７）は、通常動作時には、信号遅延の低減を図るために低抵抗状態にされ、テスト動作時には、リーク電流に起因する論理不良を生じさせるために高抵抗状態に切り換えられる。 - 特許庁

When the processing time of the logic circuit block 12 increases by fluctuation of operation environment and the like to delay the output of processing result data, the timing of the clock signal to be supplied to the FF 23 and 24 is delayed by the same fluctuation of the operation environment.例文帳に追加

動作環境等の変動で論理回路ブロック１２の処理時間が増加し、処理結果のデータの出力が遅れると、同じ動作環境等の変動によって、ＦＦ２３，２４に供給されるクロック信号のタイミングも遅延する。 - 特許庁

To provide an apparatus for supporting plant operation which can flexibly deal with steady operation and monitoring work for process abnormality, equipment failures or the like, by enabling, addition to a flow chart format description, a logic chart format description.例文帳に追加

フローチャート形式の記述に加えてロジックチャート形式の記述を可能とすることにより、定常運転並びにプロセス異常、機器故障などの監視作業に柔軟に対応しできるプラント運転支援装置を提供する。 - 特許庁

The operating speed detection apparatus includes a plurality of delay parts constituted of digital logic circuits to delay an input clock and an operation part for executing statistical operation processing by using data obtained from respective delay parts.例文帳に追加

動作速度検出装置は、デジタル論理回路により構成され、入力されたクロックを遅延させる複数の遅延部と、複数の遅延部の各々から得られたデータを用いて統計的な演算処理を行う演算部とを備える。 - 特許庁

To control leak current by controlling bulk bias of a transistor constituting a current mode logic circuit and to perform a high-speed operation by controlling the bulk bias when the high-speed operation is required more than the leak current by application.例文帳に追加

電流モード論理回路を構成するトランジスタのバルクバイアスを制御することで、リーク電流を制御でき、応用によってリーク電流よりも高速動作が必要な場合にバルクバイアスを制御して高速動作を可能にする。 - 特許庁

Then, 7 bits of bits c_6 through c_0 are generated from an arithmetic operation of the unsigned part, and logic judgement of the signed part is performed by considering a carry from the digit of the bit c_6 of the arithmetic operation of the unsigned part to generate a bit c_7.例文帳に追加

非符号部の算術演算によりビットｃ_６〜ｃ_０の７ビットを生成させ、この非符号部の算術演算によるビットｃ_６の桁からの繰り上がりを考慮して符号部の論理判定を行い、ビットｃ_７を生成させる。 - 特許庁