「LOGIC OPERATION」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

A mismatch detector circuit 9-6 detects the matching of the operation result of a final exclusive-or circuit 1-1 with diagonal parity codes in the input data DT, a logic sum circuit 9-7 makes up the operation results thereof and an error detection holder circuit 9-8 holds the operation result thereof.例文帳に追加

最終的な排他論理和回路１−１の演算結果と入力データＤＴ中の対角パリティコードとの一致検出を不一致検出回路９−６で行い、その演算結果を論理和回路９−７で纏め、その演算結果をエラー検出保持回路９−８で保持して出力する。 - 特許庁

To provide a logic verification support system for detecting an inconsistent place in a state transition graph of a logic circuit, for storing a temporarily detected inconsistent place in a storage area, and for clearly describing even a state which should not exist as an operation as a verification item.例文帳に追加

本発明の課題は、論理回路の状態遷移グラフ中で矛盾する箇所を検出するのみでなく、一旦検出された矛盾箇所を記憶領域に保持しておき、動作として存在してはならない状態についても検証項目として明示的に記述する論理検証支援システムを提供すことを目的とする。 - 特許庁

A logic operation model A102 recognizes a test data storing 101 of a byte format, prepared on the basis of test items by a parameter 103 defining an input output file name, fetches the test data string 101 in a data transmission part 104, converts the fetched test data string into waveform data and gives the wave form to object logic 105 to be verified as a signal value.例文帳に追加

論理動作モデルＡ１０２は、試験項目に基づいて作成したバイト形式のテストデータ列１０１を、入出力ファイル名称を定義したパラメータ１０３により認識してデータ送信部１０４に取り込み、取り込んだテストデータ列を波形データに変換し、被検証対象論理１０５に信号値として与える。 - 特許庁

The three-level power conversion device is constituted of a switching leg formed of a series connecting body which is formed of first, second, third, and fourth switching elements, a gate logic 1 which applies prohibition gate processing to a reference gate signal in order to feed gate signals to the switching elements, and an addition protector 2 which adds a protection operation to an output of the gate logic 1.例文帳に追加

第１、第２、第３及び第４のスイッチング素子の直列接続体から成るスイッチングレグと、スイッチング素子のゲート信号を供給するため、基準ゲート信号に禁止ゲート処理を施すゲートロジック１と、ゲートロジック１の出力に保護動作を付加する付加保護手段２とで構成する。 - 特許庁

A chaos generating circuit 11 generates a chaos sequence by allowing an adder circuit to sum the initial value extracted by an initial value extract circuit and an error generated by an error signal generating circuit and gives the sum to a nonlinear map function and a logic circuit 12 applies a logic arithmetic operation to the chaos sequence and the encrypted signal to decode the encrypted signal into the original signal.例文帳に追加

カオス発生回路１１では、初期値抜き取り回路で抜き取った初期値に誤差信号発生回路で発生した誤差を加算回路で加算して非線形写像関数に与えてカオス数列を発生し、このカオス数列と暗号化信号を論理回路１２で演算することにより元の原信号に復号化する。 - 特許庁

To enhance an operation delay time of a domino logic circuit by excluding an N channel transistor(TR) that has been required for a domino logic circuit represented as a carry chain for a Manchester carry adder in a conventional technology and is turned off when a clock signal is zero and used for avoiding destruction of a pre-charge state of a pre-charge node.例文帳に追加

従来の技術において、マンチェスタ桁上げ加算器の桁上げ連鎖部に代表されるドミノ論理回路において必要であった、クロック信号が０の期間にオフになりプリチャージノードのプリチャージ状態を破壊してしまわないためのＮチャンネルトランジスタを排除し、ドミノ論理回路の動作遅延時間を向上する。 - 特許庁

Further, it has an extension address input pin to input the extension address to allow the operation of the semiconductor memory, a logic circuit to enable/disable reading/writing in the inner memory circuit depending on the pattern of the inputted extension address, and a set-up circuit to set up the logical contents in the logic circuit.例文帳に追加

また、半導体メモリに動作許可を与えるための拡張アドレスを入力する拡張アドレス入力ピンと、入力された拡張アドレスのパターンに応じて内部の記憶回路へのリード・ライトを許可・非許可に制御する論理回路と、この論理回路の論理の内容を設定する設定回路とを備えている。 - 特許庁

The input/output cell 50 is provided with a switching function of selectively driving a path for transmitting a signal between the input/output cell 50 and the internal logic circuit 110 in the normal mode operation and a path for transmitting a signal between at least one of the input/ output cell 50 and the internal logic circuit and the boundary scan cell.例文帳に追加

入出力セル５０は、ノーマルモード動作時に入出力セル５０及び内部論理回路１１０間に信号を伝播させる経路と、入出力セル５０及び内部論理回路の少なくとも一方並びにバウンダリスキャンセル間に信号を伝播させる経路とを選択的に駆動する切替機能を設ける。 - 特許庁

The shell confirms the presence of a corresponding logic directory, in a path group comprising the plurality of paths via the same HBA, tries preparation of the corresponding logic directory, when absent, and (5) closes all the paths of the group on a management table, and (6) stops an operation of the log trap, when succeeded in the preparation.例文帳に追加

このシェルは、同一のＨＢＡを経由する複数のパスから成るパスのグループに対し、対応するロックディレクトリの有無を確認し、無ければ対応するロックディレクトリの作成を試行し、作成に成功した場合には、(5)管理テーブル上で前記グループの全パスを閉塞し、(6)ログトラップの動作を停止させる。 - 特許庁

A clock phase adjustment circuit 14 that varies a deviation in phase between a noise produced by a logic circuit section 7 through clock operation and a clock signal (c) to an A/D converter 6 by a setting instruction is provided to at least one input to the logic circuit section 7 or the A/D converter 6 acting like a processing circuit section.例文帳に追加

ロジック回路部７または処理回路部としてのＡ／Ｄコンバータ６の少なくとも一方の入力側に、ロジック回路部７がクロック動作することで発生するノイズとＡ／Ｄコンバータ６へのクロック信号ｃとの位相のずれ量を設定指示に応じて可変できるクロック位相調整回路１４を設けたものである。 - 特許庁

When the brake operation is not operated, the first comparator circuit CP1 compares and decides the voltage of the second terminal T2 with the first reference voltage to output the logic circuit, while the second comparator circuit CP2 compares and decides a voltage generated by a test voltage generator P with the second reference voltage to output the logic circuit.例文帳に追加

ブレーキ操作が行われないときは、第一の比較回路ＣＰ１が第二の端子Ｔ２の電圧と第一の基準電圧とを比較判定するとともに、第二の比較回路が試験電圧発生器Ｐから発生した電圧と第二の基準電圧とを比較判定し論理回路に出力する。 - 特許庁

When the whole contents of one page of a flash memory is rewritten, as execution of an initializing program, as an instruction signal PAGEWRT of a logic value '1' is set to a register 12, an instruction signal PAGEWRT of a logic value '0' is supplied to a write-in control circuit 10 and write-in operation of the flash memory 1 is controlled.例文帳に追加

フラッシュメモリ１の１ページの全内容を書き換える場合、初期化プログラムの実行に伴いレジスタ１２に論理値「１」の指示信号ＰＡＧＥＷＲＴがセットされる為、書き込み制御回路１０は論路値「０」の指示信号ＰＡＧＥＷＲＴが供給されてフラッシュメモリ１の書き込み動作を制御する。 - 特許庁

This command queuing level detection logic allows access to the PCI bus, so that a PCI data source can complete burst writing operation without destruction, while a specific number (e.g. 1) operation commands are still put in the command queue.例文帳に追加

このコマンド待ち行列レベル検出論理は、所定数（例えば１）の操作コマンドがそのコマンド待ち行列に入れられたままであり、ＰＣＩデータ・ソースが破壊無しにバースト書き込み操作を完了させることができるようにＰＣＩバスに対するアクセスを許可する。 - 特許庁

An inspection circuit for inspecting an open terminal in a semiconductor circuit 10 includes a logic circuit 100 for receiving an output from an input circuit 30 at an input, performing a predetermined logical operation on a plurality of input signals to output a logical operation result.例文帳に追加

半導体回路１０の端子オープンを検査する検査回路は、入力回路部３０の出力をその入力に受けて、複数の入力信号に対して所定の論理演算を施し、論理演算結果を出力する論理回路１００を備える。 - 特許庁

Control of operation of a scanner 20 and a printer 40 connected by every logic channel is enabled to be executed by control 30 based on a command inputted by an USB port 10a or an operation panel 35 and an channel ID included in the same command.例文帳に追加

ＵＳＢポート１０ａあるいは操作パネル３５にて入力されるコマンドや同コマンドに含まれるチャネルＩＤに基づいて、コントロール３０は、論理チャネル毎に接続されているスキャナ２０やプリンタ４０の動作を制御を実行することが可能になる。 - 特許庁

The logic software sensor 100 calculates an injection time (Tj) on the basis of the fuel mixing rate, with the foundational injection software of an electronic control unit 33 processing the information on the engine operation parameter supplied from the other sensor, to achieve the optimum operation of the engine.例文帳に追加

該ロジックソフトウェアセンサ（１００）は、他のセンサにより供給されたエンジン運転パラメータについての情報を処理する電子制御ユニット（３３）の基礎的噴射ソフトウェアと共に、燃料混合率に基づいて噴射時間（Ｔｊ）を算出し、最適なエンジン運転を図る。 - 特許庁

A set time calculation device previously calculates the set value of evaluation time of evaluation logic using operation time in operation evaluation knowledge as an evaluation reference on the basis of training data or model training data stored in a simulator data storage part and stores the set time in a set time database.例文帳に追加

設定時間算出装置は、シミュレータデータ記憶部の訓練データまたは模範訓練データに基づいて、操作評価知識の中で操作時間を評価基準としている評価ロジックの評価時間の設定値を予め算出し、設定時間データベースに記憶する。 - 特許庁

The simulator can be switched between an automatic mode and a manual mode, not to operate the control logic model at manual mode time but operate only the other model, so as to perform simulation of manual operation control of a robot operator by a robot manual operation control means (keyboard 28).例文帳に追加

また、自動モードと手動モードの切り換えを可能として、手動モード時には制御ロジックモデルは作動させず、その他のモデルだけを作動させて、ロボット手動運転操作手段（キーボード２８）によるロボット操作員の手動運転操作をシミュレーションするように構成する。 - 特許庁

Furthermore, the programmable logic IC 31 is connected to a data line driving circuit 22 and a scan signal line driving circuit 23 of the display 13, and controls operation timings of both the driving circuits 22, 23.例文帳に追加

さらに、当該プログラマブルロジックＩＣ３１は、ディスプレイ１３のデータ信号線駆動回路２２および走査信号線駆動回路２３に接続され、当該両駆動回路２２・２３の動作タイミングを制御する。 - 特許庁

The verification logic part 23 includes a retry function with which, when comparative mismatching between the systems occurs, the arithmetic data is read from the save area in each system and the CPUs 21 and 22 perform arithmetic operation again.例文帳に追加

照合論理部２３は、両系比較不一致が発生した場合に、各系において、退避エリアから演算データを読み出して、ＣＰＵ２１，２２で再演算をさせるリトライ機能を備えている。 - 特許庁

A ground source electrode wire of a logic circuit and a memory circuit is kept at a ground potential at the time of an operation, and the ground source electrode wire is kept at a voltage higher than the ground potential at the time of standby during which it is not selected.例文帳に追加

論理回路およびメモリ回路の接地ソース電極線を動作時には、接地電位に保ち、選択されない待機時には接地ソース電極線を接地電位より高い電圧に保つ。 - 特許庁

To shorten time required for reconfiguration and continue an operation of a section except failure sections in a logic integrated circuit which reconfigures a reconfigurable circuit into functions of a fixed circuit when a failure occurs in the fixed circuit.例文帳に追加

固定回路の障害時に、再構成可能な回路を固定回路の機能に再構成する論理集積回路において、再構成時間を短縮し、且つ障害部位以外の動作を継続する。 - 特許庁

The control line CL is composed of, for example, a bus of AND logic, and when the MCTL is driven at 'L' level for a fixed time or more, the MD1-MDn detect it and perform hard reset operation to themselves.例文帳に追加

制御線ＣＬは、例えばＡＮＤ論理のバスとなっており、ＭＣＴＬがＣＬを一定時間以上‘Ｌ’レベルに駆動した際、ＭＤ１〜ＭＤｎは、これを検知して自身にハードリセット動作を行う。 - 特許庁

A logic operation circuit 12 operates the multiplied pulse and the output of the position counter 5, calculates a position of the encoder 2 according to the control accuracy, and controls the movement of the carriage 101 based on the calculation result.例文帳に追加

論理演算回路１２は、この逓倍パルスと位置カウンタ５の出力とを演算してエンコーダ２の制御精度に応じた位置を算出し、算出結果に基づきキャリッジ１０１の移動を制御する。 - 特許庁

To provide a logic circuit compositing device and a method therefor which can estimate the power consumption for the operation of a circuit element more precisely and reduce the power consumption.例文帳に追加

この発明は、回路素子の動作による消費電力をより精密に見積もり、消費電力の削減を達成し得る論理回路合成装置及び論理回路合成方法を提供することを課題とする。 - 特許庁

To make an external terminal for specifying an operation mode sufficiently function as a power supply terminal or a ground terminal and to easily switch the logic of the external terminal from the external.例文帳に追加

動作モードの指定を可能とする外部端子を電源端子あるいはグランド端子として十分に機能させることができ、しかも、当該外部端子の論理を外部から容易に切り替え可能にする。 - 特許庁

Each of the input output control sections 23 carries out a combination logic arithmetic operation of information received by an input output terminal 21 and input output control information received by an input output terminal 22.例文帳に追加

入出力制御部２３は、入出力端子２１に入力される情報及び入出力端子２２に入力される入出力制御情報の組合せ論理演算を行う。 - 特許庁

To provide a logic circuit and a full adder using it capable of suppressing generation of another path of signals, reducing power consumption, reducing a circuit scale and accelerating an operation speed.例文帳に追加

信号の回り込みの発生を抑止でき、消費電力を低減することができ、併せて回路規模の削減、動作速度の向上を図れる論理回路およびそれを用いた全加算器を提供する。 - 特許庁

To provide a reconfiguration method for a circuit function and a programmable logic circuit device, that can continue processing for regions other than the reconfigured region, in the case of partially reconfiguring the circuit function in operation.例文帳に追加

動作中に回路機能を部分的に再構成する際に、再構成領域以外では処理を継続することができる回路機能の再構成方法、及びプログラマブル論理回路装置を提供する。 - 特許庁

To minimize the degradation of a record rate due to the update of a logic conversion table, in a memory card drive composed of a plurality of memory cards and whose speed is increased by the parallel operation of the memory cards.例文帳に追加

複数枚のメモリカードで構成され、メモリカードを並列動作させて高速化したメモリカードドライブにおいて、論物変換テーブルの更新による記録レートの劣化を最小限に抑えること。 - 特許庁

The pull-down transistors have channel widths greater than those of the access transistors, which enables the SRAM cell to effectively maintain a logic "0" potential at a given storage node during read operation.例文帳に追加

プルダウン・トランジスタは、アクセス・トランジスタに比べて大きなチャネル幅を有し、これによって、ＳＲＡＭセルは、読出し動作中に、特定の記憶ノードに論理「０」の電位を効果的に維持することができるようになる。 - 特許庁

Further, an output value of each register is shifted, the cipher text generated by the exclusive logic operation part arranged at the data input terminal is inputted, and these procedures are sequentially repeated.例文帳に追加

さらに、各レジスタの出力値をシフトするとともに、データ入力端に配置された排他的論理演算部により生成された暗号文を入力し、これらの処理を順次繰り返し実行する。 - 特許庁

To enable testing by pin-multiplex function by applying the operation of a logic circuit for example to the test, and effectively evading decrease of the number of measurable channels.例文帳に追加

本発明は、半導体試験装置に関し、例えば論理回路の動作を試験に適用して、測定可能なチャンネル数の減少を有効に回避してピンマルチにより試験することができるようにする。 - 特許庁

To provide a memory circuit or the like in which various logic functions can be achieved with simple constitution and small area, and high speed operation can be performed, when a plurality of large scale look-up-tables are constituted in the memory circuit.例文帳に追加

複数の大規模なルックアップテーブルをメモリ回路に構成する場合、簡単な構成かつ小面積で多様な論理関数を実現でき、高速動作が可能なメモリ回路等を提供する。 - 特許庁

To perform full gathering of data transfer from a processor to a system bus without adding logic of many levels nor lowering a processor operation frequency by dividing gatherable combinations and performing gathering on plural stages that parallelly operate.例文帳に追加

トランザクション待ち行列項目用の書込イネーブル論理に多数のレベルの論理を追加せず、プロセッサ動作周波数を低下させずに、プロセッサからシステム・バスへのデータ転送のフル・ギャザリングを実施する。 - 特許庁

To provide a mechanism for changing a screen program automatically generated by a case tool or the like and making it possible to easily enjoy both of a screen with an excellent appearance and automatically generated operation logic that a user desires.例文帳に追加

ケースツール等で自動生成された画面プログラムを変更して、ユーザが望む見栄えの良い画面と自動生成された動作ロジックの両方を容易に享受可能な仕組を提供すること。 - 特許庁

Moreover, the logic circuit part 172 is constituted of 3-input OR gates (OR1, OR2,..., ORn) or the like and each OR gate performs an logical operation by selectively inputting outputs of the shift register part 171 by 3 pieces.例文帳に追加

ロジック回路部１７２は３入力オアゲート（ＯＲ１，ＯＲ２，・・・，ＯＲｎ）などで構成され，各々のオアゲートはシフトレジスタ部１７１の出力を選択的に３個ずつ入力して論理演算する。 - 特許庁

Thus, average operation processing speed of the logic circuit 1 matches with the system clock speed, and the semiconductor integrated circuit eliminates a waiting time and reduces power consumption while realizing required performance from the external circuit.例文帳に追加

こうして、論理回路１の平均演算処理速度はシステムクロック速度に一致し、外部回路からの要求性能を実現しつつ、待ち時間をなくして消費電力を低減することができる。 - 特許庁

During a steady operation of the gas turbine, this device supplys only a flow of the hydraulic fluid for adjusting an inlet guide vane and a gas valve according to a requirement, based on a control logic of the gas turbine.例文帳に追加

ガスタービンの定常運転時には、本装置はガスタービンの制御論理に基づく要求に応じて前置静翼及びガス弁の位置を調整するための作動油の流れのみを供給する。 - 特許庁

This converter is realized by an asynchronous logic circuit so that a time for performing conversion operation may be shorter than the shortest time interval to the next change of data in the output of the data processor.例文帳に追加

この変換装置は、変換動作を実行する時間がデータ処理装置の出力にあるデータの次の変化に対する最短時間間隔よりも短いように非同期ロジック回路で実現される。 - 特許庁

The product-sum operation of y1-y6 consisting of a form of "(K+M)+(L×Mbar)" is executed by using a selector which selects and outputs either of a bit K or L based on a logic value of a bit M.例文帳に追加

「（Ｋ・Ｍ）＋（Ｌ・Ｍbar）」なる形式からなるγ１〜γ６の積和演算を、ビットＭの論理値に基づいて、ビットＫもしくはＬのいずれかを選択して出力するセレクタを用いて実行する。 - 特許庁

This image processor comprises a judging means 12 for judging a color separation component that needs logical operation processing in the case of needing the logical operation processing in making image formation data composed of the plurality of color separation components raster and a logic operation means 13 for applying logical operation processing only to the color separation component judged to be needed.例文帳に追加

複数の色分解成分からなる画像形成データのラスター化にあたって論理演算処理が必要となる場合に、その論理演算処理が必要となる色分解成分を判断する判断手段１２と、必要と判断した色分解成分に対してのみ論理演算処理を実行する論理演算手段１３とを備えて、画像処理装置を構成する。 - 特許庁

A reconfigurable logic block is equipped with first circuit 211 and 212 for configuring an operation circuit and second circuits 213-221 for configuring circuits except the operation circuit while different circuits are configured by changing the setting of predetermined signals in the first and second circuits.例文帳に追加

演算回路を構成する第１の回路２１１，２１２、および、該演算回路外の回路を構成する第２の回路２１３〜２２１を備えるリコンフィギャラブルロジックブロックであって、前記第１および第２の回路における所定の信号の設定を変化させることにより、異なる回路を構成する。 - 特許庁

Even during this time, the vacuum pump 22 continues its operation by the setting of a vacuum pump logic circuit 36, the CPU 31 initialized by restarting reads status information showing the operation state of the vacuum pump 22, and starts to control the vacuum pump 22 from that state again as needed.例文帳に追加

この間も、真空ポンプ２２は真空ポンプ制御ロジック回路３６の設定により動作を継続し、再起動により初期化されたＣＰＵ３１は真空ポンプ２２の動作状態を示すステータス情報を読み込んで、その状態から再び必要に応じて真空ポンプ２２の制御を開始する。 - 特許庁

A main control part 201 supplys as operation frequency B of a water solenoid valve 101 from a RAM 311 to an arithmetic and logic unit 308 to add +1, the operation frequency B of the solenoid valve 101 after totalized is stored in the same address of the RAM 311, and holds it in a register 312.例文帳に追加

主制御部２０１は、ＲＡＭ３１１からの水電磁弁１０１の動作回数Ｂを演算論理ユニット３０８に供給して＋１積算し、積算後の水電磁弁１０１の動作回数ＢをＲＡＭ３１１の同一アドレスに記憶するとともにレジスタ３１２に保持する。 - 特許庁