「LOGIC OPERATION」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

In receipt of data by the circuit operation simulation device, the receipt device receives the data, reads the ID stored at the first from the ID storage device, and gives the received data to the corresponding logic verification module.例文帳に追加

回路動作模擬装置がデータを受信すると、受信装置が該データを受け取り、ＩＤ記憶装置から最も先に記録されたＩＤを読み出し、該当する論理検証モジュールに対して受信したデータを与える。 - 特許庁

To provide a parallel-to-serial converter and a parallel to serial conversion method that can reduce number of flip-flop circuits in use and ensure a timing margin furthermore for setup, and hold times at operation of logic gates.例文帳に追加

使われるフリップフロップの数が減り、かつロジックゲートの動作時のセットアップ時間及びホールド時間にタイミングマージンがさらに確保される並列−直列コンバータ回路及び並列−直列コンバータ方法を提供する。 - 特許庁

An operation logic 11 registers performance requests of a plurality of device objects (hereafter DO) 22a to 22c to a transmission task 12 and transmits the plurality of registered performance requests to a reception task 21 at a time.例文帳に追加

業務ロジック１１は、複数のデバイスオブジェクト（以下、ＤＯと呼ぶ）２２ａ〜２２ｃの実行要求を送信タスク１２に登録し、送信タスク１２は、登録された複数の実行要求をまとめて受信タスク２１に送信する。 - 特許庁

To provide a technique for extracting and presenting a part with possibility to perform an operation, which is regarded as a trouble in subsequent design stages, from a logically designed electronic circuit (a logic device) in a logical design stage.例文帳に追加

論理設計の段階で、論理設計された電子回路（論理回路）から、それより後の設計段階で不具合とされる動作を行う可能性が考えられる箇所を抽出し提示するための技術を提供する。 - 特許庁

At that time, the address of the block B is automatically generated with internal logic, and on completion of the write operation, data in the block A being a copy source are automatically erased without receiving an erase command from an outside.例文帳に追加

この時、ブロックＢのアドレスは内部ロジックで自動生成する、また、この書き込み動作が完了すると、外部からの消去コマンドを受領しなくても、自動的に複写元であるブロックＡのデータは消去される。 - 特許庁

To provide a display switching method making it possible to easily perform the operation of displaying individual split apart subprograms on a display screen in splitting and editing a user's program for a PLC (Programmable Logic Controller).例文帳に追加

ＰＬＣ用のユーザプログラムを分割作成編集するに際し、分割形成された個々の部分プログラムを表示画面に表示する操作を容易に行うことができる表示切替方法を提供すること - 特許庁

Operation of the sense amplifier is controlled so that sense margins are different, defective margin is detected conforming to coincidence/noncoincidence of the logic levels of output signals of these sense amplifiers, and an address of the defective margin memory cell is registered.例文帳に追加

センスアンプを、センスマージンが異なるようにその動作を制御し、これらのセンスアンプの出力信号の論理レベルの一致／不一致に従ってマージン不良を検出し、そのマージン不良メモリセルのアドレスを登録する。 - 特許庁

To provide a semiconductor integrated circuit device which comprises a static RAM of high speed read-out and uses a low voltage power source, and a semiconductor integrated circuit device which comprises a logic circuit of high speed operation and uses a low voltage power source.例文帳に追加

高速読出のスタティックＲＡＭからなる低電圧電源使用の半導体集積回路装置及び高速動作の論理回路からなる低電圧電源使用の半導体集積回路装置を提供すること。 - 特許庁

To achieve a test based on an actual operation speed of a single cycle path in a logic circuit in which the single cycle path and a multi-cycle path are mixed when performing a scan test by integrating a scan path into a semiconductor integrated circuit.例文帳に追加

半導体集積回路にスキャンパスを組み込んでスキャンテストを行う際に、シングルサイクルパスとマルチサイクルパスが混在している論理回路において、シングルサイクルパスの実動作速度によるテストを可能にすること。 - 特許庁

To implement a programmable logic controller (PLC) which is capable of confirming operation states of all modules including a CPU module per station or unit on the host PC side to acquire information effective for cause analysis of an alarm.例文帳に追加

上位ＰＣ側でステーションやユニット単位でＣＰＵモジュールを含む全てのモジュールの稼働状態を確認し、アラームの原因解析に有効な情報を取得することを可能とするＰＬＣを実現する。 - 特許庁

The drive unit of the brushless DC motor includes a magnetic pole detection element group 2, a 120°-energization logic circuit 4, a current detection circuit 101, a current magnetic flux operation circuit 102, and a current magnetic flux control circuit 103.例文帳に追加

ブラシレスＤＣモータの駆動装置は、磁極位置検出素子群２と、１２０度通電ロジック回路４と、電流検出回路１０１と、電流磁束演算回路１０２と、電流磁束制御回路１０３とを具備する。 - 特許庁

When the pulse-width modulator is driven so low that the zero-duty cycle is required, a digital logic receiving a duty cycle of the pulse-width modulator instructs the switch adjuster to enter the burst mode and to stop operation.例文帳に追加

パルス幅変調器が、ゼロデューティサイクルを必要とする程低く駆動される場合、パルス幅変調器のデューティサイクルを受け取っているデジタル論理は、切り換え調整器に対して、バーストモードに入り、停止することを命令する。 - 特許庁

A specified vehicle distance dw as operation start timing for operating a warning unit W is decided by using a normalization logic expression containing brake stepping quantity Brk in a stabilization item.例文帳に追加

記憶されている複数の相関関係から、警報器Ｗを作動させる作動開始タイミングとしての特定車間距離ｄw が、安定化項にブレーキ踏み込み量Ｂrkを含む正則化理論式を利用して決定される。 - 特許庁

The comparison operation of an input signal supplied from a signal source with a threshold level L is performed by a comparing part 13 so that the rectangular wave pulse (output pulse) of a binary logic is generated corresponding to the comparison result.例文帳に追加

信号源から供給される入力信号と閾値レベルＬとの比較演算を比較部１３において行うことで、その比較結果に対応して２値論理の矩形波パルス（出力パルス）を生成する。 - 特許庁

To add a logic circuit for invalidating an old cache line by realizing a storage and invalidation operation without affecting any integral load data access time in a computer architecture having preliminarily verified tag cache design.例文帳に追加

事前検証済みタグキャッシュ設計を有するコンピュータアーキテクチャにおいて、整数ロードデータアクセス時間に影響を与えることなく記憶および無効化動作を可能にし、旧キャッシュラインを無効化する論理回路を付加する。 - 特許庁

A NAND circuit 340 operates inversion of a logic product of a node Q potential and a reference signal REF, and outputs an operation result through inverters 350, 360, 370 as a pulse signal.例文帳に追加

ＮＡＮＤ回路３４０は、ノードＱの電位と基準信号ＲＥＦとの論理積の反転を演算し、演算結果をインバータ３５０、３６０、および３７０を介してパルス信号３００ａとして出力する。 - 特許庁

The drive circuit further comprises (2) the function of a selector for selecting one of a signal waveform shaped in the flip-flop circuit and a signal which is not waveform-shaped by avoiding a flip-flop logic operation and outputting the signal.例文帳に追加

２．前記フリップフロップ回路内部に、波形整形された信号か、あるいはフリップフロップ論理動作を回避して波形整形されていない信号かのいずれかの信号を選択して出力できるセレクタ機能を備えた。 - 特許庁

An IC chip 20 is made up of a PLL(phase-lock loop) circuit 3 for supplying a system clock, a logic circuit 4 to be tested at an actual operation speed, and a BIST circuit 5 for compression-storing a test result as test result data 17.例文帳に追加

ＩＣチップ２０は、システムクロックを供給するＰＬＬ回路３、実動作速度によるテストされる論理回路４、及び、テスト結果をテスト結果データ１７として圧縮格納するＢＩＳＴ回路５で構成される。 - 特許庁

Switching-on is made again at an electric power source without an operation made on a switch for an electric power source of a printing apparatus main body by setting an external input register in a logic wherewith the switching-on is made at the electric power source without operating a power source control switch.例文帳に追加

電源制御ＳＷを操作することなく、外部入力レジスタを、電源をＯＮする論理にセットすることによって、印字装置本体の電源ＳＷを操作しなくても、電源が再度ＯＮされる。 - 特許庁

A download bit stream against a programmable logic circuit is set as an encrypted information which can be an effective circuit constituting information by an operation with classified information stored in each apparatus, and it is provided to each apparatus.例文帳に追加

プログラマブル論理回路に対するダウンロードビットストリームを各機器に格納された秘密情報との演算によって有効な回路構成情報となり得る暗号化情報として設定して各機器に提供する。 - 特許庁

To improve accuracy of prototyping verification using an FPGA (Field Programmable Logic Array) by creating a state wherein an indefinite value is substituted in a flip-flop to allow reset operation verification in prototyping verification using the FPGA.例文帳に追加

ＦＰＧＡを用いたプロトタイピング検証において、フリップフロップに不定値が代入されている状態を作り出すことでリセット動作検証を可能にし、ＦＰＧＡを用いたプロトタイピング検証の精度を向上させる。 - 特許庁

The level of detail computation logic is configured to compute a level of detail for a texture mapping operation based on the first level of detail component from the lookup table and the second level of detail component from the driver.例文帳に追加

詳細レベル計算ロジックは、ルックアップテーブルからの第１詳細レベル成分とドライバからの第２詳細レベル成分に基づいて、テクスチャマッピング演算のために詳細レベルを計算するように構成される。 - 特許庁

The incremental/decremental unit means contains a logic means for triggering the incremental, decremental or identification operation on the most significant output of the accumulator based on decision by a result obtained at the previous clock cycle.例文帳に追加

増分器／減分器手段は前のクロック周期で得られた結果でなされた決定に基づくアキュムレータ出力の最上位部について増分、減分または識別動作をトリガするための論理手段を含む。 - 特許庁

A means for selecting the specific one pixel from the plurality of the pixels by sending a logic signal to the integrated circuit for controlling the plurality of the pixels and performing a logical operation in the integrated circuit is first provided.例文帳に追加

複数の画素を制御する集積回路に論理信号を送り、その集積回路中で論理演算を行うことにより、複数画素の中から特定の１画素を選択する手段をまず提供する。 - 特許庁

The establishing operation of the high-speed shortest routes R1 to R5 can save optimization by repeated logic designs and layout designs to offer simplicity, quickness, and flexible accommodation to a specification change and the like.例文帳に追加

高速な最短ルートＲ１乃至Ｒ５の確立作業は、論理設計とレイアウト設計との繰り返しにより最適化する必要がなく、簡易かつ迅速に、また、仕様変更等に対しても柔軟に対応することができる。 - 特許庁

Since printing conditions are established beforehand for each logic printer, the processing operation for executing the function automatically established for the printing data allotted by a data processing section is performed (106, 110 and 114).例文帳に追加

各論理プリンタでは、予め印刷条件が設定されているので、データ処理部によって振り分けられた印刷データに対して自動的に設定されている機能を行うための処理を行う（１０６、１１０、１１４）。 - 特許庁

In the case of halting the operation of a voltage regulator 3 and supplying a power supply voltage VT for test for a second logic circuit block 2, an overall LSI is initialized by a reset signal RST, then a register 4 is set by an input signal IO via a first logic circuit block 1, and the voltage regulator 3 is halted by a power-down signal PWD.例文帳に追加

電圧レギュレータ３の動作を停止してテスト用の電源電圧ＶＴを第２の論理回路ブロック２に供給する場合、リセット信号ＲＳＴでＬＳＩ全体を初期化した後、入力信号ＩＯにより第１の論理回路ブロック１を介してレジスタ４をセットし、パワーダウン信号ＰＷＤで電圧レギュレータ３を停止させる。 - 特許庁

In that case, a control signal 308 for controlling rewriting of data in the storage device 301 is provided, the storage device 301 is so configured that its data set once is not rewritten by internal state setting operation of the logic circuits 302, and internal state setting of the storage device 301 and the internal state setting of the logic circuits 302 are performed independently.例文帳に追加

その際、記憶装置３０１のデータ書き換えを制御する制御信号３０８を設け、一旦設定した記憶装置３０１のデータが論理回路群３０２の内部状態設定動作によって書き換えられない構成とし、記憶装置３０１の内部状態設定と論理回路群３０２の内部状態設定を独立して実行する。 - 特許庁

The compression/coding means and the transmission/ coding means provided within the picture transmission unit 200-1 each has a rewritable nonvolatile memory for storing programs with procedures corresponding to the coding format and the communication protocol respectively, a digital signal processor which executes signal processing according to the program stored in the memory, and a field programmable logic array which executes logical operation according to set logic conditions.例文帳に追加

映像伝送ユニット２００−１内に設けられる画像圧縮符号化手段と伝送符号化手段は、例えば、書き換え可能な不揮発性メモリに格納されたプログラムによって信号処理を行うディジタル信号プロセッサと、設定された論理条件で演算処理を行うフィールド・プログラマブル・ロジック・アレイとで構成されている。 - 特許庁

To provide a logic model creation method capable of performing logic simulation at the function level of the whole circuit including the standby state and operative state of a CMOS circuit for making MTCMOS or at the gate level without correcting the description of the CMOS circuit describing the function level specifications or gate level specifications during normal operation.例文帳に追加

通常動作時の機能レベル仕様又はゲートレベル仕様が記述されたＣＭＯＳ回路の記述には修正を加えることなく、ＭＴＣＭＯＳ化するＣＭＯＳ回路の待機状態および動作状態を含めた回路全体の機能レベル又はゲートレベルでの論理シミュレーションを行うことができる論理モデル作成方法を提供する。 - 特許庁

This logic verification method includes: easily starting an operation without carrying out any complicated setting by using a master model or a slave model instead of an actually connected logic circuit; controlling a transfer start time and generating complicated circumstances which are not intended by a designer; and carrying out verification under conditions which are severer than a real manner.例文帳に追加

実際に接続される論理回路の代わりにマスタモデルやスレーブモデルを使用する事で、複雑な設定無しで容易に動作を開始させる事が出来、しかも、転送開始時間を制御する事も可能となり、設計者が意図していなかった複雑な状況を発生させ、実際以上に厳しい条件での検証を行うことを可能とした。 - 特許庁

The second secret computation device generates, from the other fragment s of the two fragments obtained by bisecting the first input value mA and a logic circuit function f and the data W, data T concealing the logic circuit function f embedded with the fragment s and capable of obtaining an operation result f(mA) with the data Wb as input, and transmits the data T to the first secret computation device.例文帳に追加

第２の秘密計算装置は、第１の入力値ｍＡが分割された他方の断片ｓ、論理回路関数ｆ、およびデータＷから、データＷｂを入力として演算結果ｆ（ｍＡ）を求めることができる、断片ｓを埋め込んだ論理回路関数ｆを秘匿化したデータＴを生成し、第１の秘密計算装置に送信する。 - 特許庁

Erroneous operation can be easily detected, when a logic synthesis means 2 generates the netlist 11 by logic synthesis, an extraction means 3 extracts delay information and an asynchronous circuit part 13 from the generated netlist, a delay information processing means 4 processes the delay information to prolong an erroneous operation occurrence term of the asynchronous circuit part 13, and a simulation means 5 verifies the asynchronous circuit by using the processed delay information.例文帳に追加

論理合成手段２は論理合成によってネットリスト１１を生成し、抽出手段３は生成したネットリスト１１から遅延情報と非同期回路部１３を抽出し、遅延情報加工手段４は遅延情報１２を加工して非同期回路部１３の誤動作発生期間を引き延ばし、シミュレーション手段５は加工した遅延情報を用いて非同期回路の検証を行うことで、誤動作を発見しやすくなる。 - 特許庁

The second outputting part outputs a second output signal (inPRE) in accordance with a second transition edge of the synchronizing signal being a transition edge opposite to the first transition edge during test mode operation in which a test mode signal is a second logic.例文帳に追加

第２の出力部は、テストモード信号が第２の論理であるテストモード動作時に、第１の遷移エッジと逆の遷移エッジである同期信号の第２の遷移エッジに対応して第２の出力信号（ｉｎＰＲＥ）を出力する。 - 特許庁

This plant control system includes an output signal abnormality decision processing part 3 for determining the abnormality of an output signal from a sequence logic part 1 based on the pattern information of operation equipment and a simulation answer creation part 7 for creating a simulation answer signal.例文帳に追加

動作機器のパターン情報に基づき、シーケンスロジック部１からの出力信号の異常を判定する出力信号異常判定処理部３、シミュレーションアンサ信号を生成するシミュレーションアンサ生成部７を備える。 - 特許庁

To provide a nonvolatile semiconductor storage device which avoids decrease in an operation speed and increase in power consumption due to increase in pn junction capacitance composed of a source/drain region in a MOS transistor of a constant-voltage logic circuit unit.例文帳に追加

定電圧ロジック回路部のＭＯＳトランジスタのソース・ドレイン領域が構成するｐｎ接合容量の増大に伴う動作速度の低下および消費電力の増大を回避する不揮発性半導体装記憶置を提供する。 - 特許庁

An ECU 80 is provided with a step-out determination part 83; an interference determination part 84; and a solenoid-driven valve control part 82 capable of varying the valve operation logic among an opening and closing soft seating mode, a valve opening priority mode and a valve closing priority mode.例文帳に追加

ＥＣＵ８０に、脱調判定部８３と、干渉判定部８４と、バルブ制御ロジックを開閉軟着座モードと、開弁優先モードと、閉弁優先モードとに変化させることのできる電磁駆動弁制御部８２とを設ける。 - 特許庁

A first program conversion part 12 converts a plant control program into intermediate codes, and also generates intermediate code auxiliary data that associates components on a plant control program (signal, logic operation symbol, and signal line) with the intermediate codes.例文帳に追加

第１プログラム変換部１２は、プラント制御プログラムを中間コードに変換するとともに、プラント制御プログラム上の要素（信号、論理演算シンボル、及び信号線）と中間コードとを対応させる中間コード補助データを生成する。 - 特許庁

Three orthogonal cropping areas can be defined at a maximum by this pipeline, and various kinds of combination of cropping areas are provided by a control logic for executing AND, OR and inversion (!) operation.例文帳に追加

このパイプラインによって直交クロッピング領域が３つまで定義できるようになり、クロッピング領域の様々な組み合わせが、論理積（ＡＮＤ）、論理和（ＯＲ）、および反転（！）演算を実行する制御論理によって実現される。 - 特許庁

When the first voltage value exceeds a first set value but the second voltage value is less than the second set value, no control signal for directing the drive of the shooting motor is outputted from the logic operation means.例文帳に追加

そして、第１の電圧値が第１の設定値以上で、第２の電圧値が第２の設定値未満である時に、論理演算手段から、発射モータの駆動を指示する制御信号が出力されないように構成されている。 - 特許庁

A logic circuit for executing the XOR operations can be changed over so as to be connected to the first bus and the second bus in order to execute the XOR operation between data in a buffer, and data transferred from one-side memory to the other-side memory.例文帳に追加

ＸＯＲを実行するロジックは、バッファ内のデータと、メモリの一方から他方のメモリに受け渡されるデータとのＸＯＲ演算を行うために、第１バスおよび第２バスに接続するように切り替えることができる。 - 特許庁

To provide an information processing apparatus, a plug-in interaction method and a plug-in interaction program, for maintaining independence between a logic part and a UI (User Interface) part of each plug-in, and allowing an interacting operation between the plug-ins, and to provide a recording medium recording the program.例文帳に追加

プラグインが有するＵＩ部とロジック部との独立性を保ち、プラグイン間の連携動作が可能な情報処理装置、プラグイン連携方法、プラグイン連携プログラム、及びそのプログラムを記録した記録媒体を提供する。 - 特許庁

This device is divided to a transfer pattern constraint device giving constraint matched to operation of a logic circuit of verification object to randomly generated transfer patterns and a transfer pattern generation device generating transfer patterns at random according to the constraint.例文帳に追加

ランダムに発生する転送パターンに対して検証対象論理回路の動作に合わせた制約を与える転送パターン制約装置と、該制約に従って転送パターンをランダムに発生する転送パターン発生装置とに分ける。 - 特許庁

To provide a game machine which performs a game ball hitting operation on the basis of original point detection of a hitting motor by using a hitting control circuit composed of a logic circuit, and can stop the hitting of game balls when the original point can not be detected.例文帳に追加

ロジック回路からなる発射制御回路を用い、発射モータの原点検出に基づいて遊技球の発射動作を行う遊技機において、原点検出ができない場合に遊技球の発射を停止できるようにする。 - 特許庁

Bundle processing logic is used among the plurality of computers at the plurality of spots, a predetermined status in a content attribute descriptor associated with a bundle is found, and a series of instructions to execute operation in response to the status are handled.例文帳に追加

該複数地点の複数コンピュータ間では束処理ロジックが用いられ、該束に係る内容属性記述子中の所定の状況を発見し、該状況に呼応して動作を実行すべしという一連の命令に応える。 - 特許庁