「LOGIC OPERATION」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To ensure the normal operation of a logic circuit, which is set as a vertical two-stage stack for a low-voltage operation, even when regular clock signals and auxiliary clock signals are unbalanced.例文帳に追加

低電圧動作のために縦２段重ねとなされた論理回路において、クロック信号の正補のバランスが崩れても論理回路の正常動作が保証できるようにする。 - 特許庁

A reading circuit determines a logic held in a memory cell in response to voltage generated in the connection node during reading operation.例文帳に追加

読み出し回路は、読み出し動作時に、接続ノードに生成される電圧に応じて、メモリセルに保持されている論理を判定する。 - 特許庁

To provide load control terminal equipment which controls a load by a complicated logic operation in a load control system.例文帳に追加

負荷制御システムにおいて、複雑な論理演算によって負荷を制御することができる負荷制御用端末器を提供する。 - 特許庁

Also, thin-film transistors having different structure are disposed in a circuit giving high priority to high-speed operation, such as a logic circuit, and a matrix circuit.例文帳に追加

また、論理回路などの高速動作を優先する回路と、マトリクス回路とで異なる構造の薄膜トランジスタを配置する。 - 特許庁

The emergency stop operation of the vehicle 10 is controlled based on the emergency stop control signal from the first logic circuit 66.例文帳に追加

第１論理回路６６からの非常停止制御信号に基づいて車両１０の非常停止動作が制御される。 - 特許庁

To provide a logic circuit design support method for achieving gated clock design for reducing power consumption in an actual operation.例文帳に追加

実動作において低消費電力化が図れるゲーティッドクロック設計が可能な論理回路設計支援方法を提供する。 - 特許庁

If the low-order instruction extension condition exists, operation of a part of a first arithmetic and logic unit component is minimized.例文帳に追加

下位命令拡張条件が存在するならば、第１の算術論理ユニットコンポーネントの一部分の動作が最小化される。 - 特許庁

To increase a speed at a low voltage operation in a semiconductor device on which a non-volatile memory unit and a variable logic unit are mounted.例文帳に追加

不揮発性メモリユニットと可変論理ユニットを搭載する半導体装置において低電圧動作での高速化を実現する。 - 特許庁

To provide a semiconductor storage device in which memory capacity can be increased without deteriorating an operation speed and which is suitable to mixed loading with logic.例文帳に追加

動作速度を劣化させずメモリ容量の増加でき、またロジックとの混載に適した半導体記憶装置を提供する。 - 特許庁

The semiconductor integrated circuit generates an end signal by detecting that an operation of a logic circuit 1 ends by an end detection circuit 3.例文帳に追加

論理回路１の演算が終了したことを終了検出回路３により検出し、終了信号を生成する。 - 特許庁

Consequently, the operation speed of the programmable logic array is made high in response to an input signal inputted lately and a standby electricity is reduced.例文帳に追加

これにより、遅い入力信号に応じてプログラマブルロジックアレイの動作速度を早くでき、待機電力を減らすことができる。 - 特許庁

To make simultaneously transmittable and receivable a signal between either a programmable logic controller or a computer and an explosion-proof operation display device.例文帳に追加

同時にプログラマブル・ロジックコントローラまたはコンピュータのいずれかと防爆型操作表示装置との間で信号の送受信を行なう。 - 特許庁

To provide an operation model including the timing of the input/output of the signal line of a circuit module (IP) for composing a logic circuit.例文帳に追加

論理回路を構成する回路モジュール（ＩＰ）の信号線の入出力のタイミングも含めた動作モデルを提供する。 - 特許庁

The dynamic signature analysis circuit creates a dynamic signature representing a partial operation of the digital logic associated with the code block.例文帳に追加

動的署名解析回路は、コードブロックに関連付けられたデジタルロジックの一部分の動作を表わす動的署名を作成する。 - 特許庁

In the functional phase 315, a functional operation including data propagation through a functional logic of the device during the test is performed.例文帳に追加

機能フェーズ３１５では、テスト中のデバイスの機能ロジックを通してデータを伝播することを含む、機能動作が行われる。 - 特許庁

To efficiently perform the debug of a logic circuit by detecting an operation whose failure is highly likely to be generated, and reporting it.例文帳に追加

不良が発生する可能性が高い動作を検出して通知することにより、効率良く論理回路のデバッグを行う。 - 特許庁

To provide an integrated circuit device having a functional logic circuit able to select a power-saving sleep mode or an active mode in operation.例文帳に追加

動作時にパワー節約スリープモードとアクチブモードとに選択可能な機能ロジック回路をもつ集積回路素子を提供する。 - 特許庁

CPU 201 receives power supply from a regulator 101 of a power source for logic, and conducts A/D conversion and logical operation.例文帳に追加

ＣＰＵ２０１は、ロジック用電源のレギュレータ１０１からの電源供給を受けて、Ａ／Ｄ変換および論理演算を行う。 - 特許庁

To establish a logic verification method in system LSI development for easily staring an operation without carrying out any complicated setting.例文帳に追加

複雑な設定無しで容易に動作を開始させる事が出来る、システムＬＳＩ開発における論理検証手法を確立する。 - 特許庁

To use a personal computer to simulate and verify a control logic which is to be built in a controller for operation control of a combined cycle plant.例文帳に追加

コンバインドサイクルプラントの運転制御をする制御装置に組み込む制御用ロジックを、パソコンを用いてシミュレーション検証する。 - 特許庁

The arithmetic logic becomes accessible to the task description block based on the point in the queue and executes a corresponding arithmetic operation.例文帳に追加

すると、演算ロジックは、待ち行列内のポインタに基づいてタスク記述ブロックにアクセス可能となり、対応する演算を実行する。 - 特許庁

To provide a high-speed, low power consumption logic device capable of reducing a power consumption and making the speed of operation higher by controlling the operation modes of respective transistors constituting a logic device, while coping with the operating condition of respective transistors upon constituting the logic device, when the logic device is constituted of a master slice type integrated circuit, capable of reducing a cost and a time for designing a mask.例文帳に追加

マスク設計のための費用と期間を短縮できるマスタースライス型集積回路により、論理装置を構成する場合に、その論理装置を構成するそれぞれのトランジスタの動作モードを、論理装置を構成した場合のそれぞれのトランジスタの動作状態に対応して制御し、低消費電力化と動作の高速化を行うことが可能な高速低消費電力論理装置を提供する。 - 特許庁

The method of verifying asynchronous circuit defines the metastable state of output data according to whether or not the input data of a logic circuit is different from a value held by the logic circuit when the clock signal of the logic circuit is active, generates a prescribed value accompanying the metastable state and outputs the prescribed value from the logic circuit only for a fixed period in the case of verifying the operation of an asynchronous logic circuit.例文帳に追加

本発明に係る非同期回路の検証方法は、非同期の論理回路の動作を検証する場合に、論理回路のクロック信号がアクティブな状態のときに、論理回路の入力データがその論理回路に保持された値と異なるか否かによって、出力データのメタステーブル状態を定義し、このメタステーブル状態に伴う所定の値を発生して論理回路から一定期間だけ出力させるものである。 - 特許庁

To provide a programmable logic circuit apparatus in which configuration version information is recognized only by hardware without interposing a CPU to specify the logic circuit configuration of a programmable logic circuit, and to decide operation possibility thereof when carrying out the configuration of circuit information after a power source is turned on.例文帳に追加

ＣＰＵを介することなく、電源投入後の回路情報のコンフィグレーション実行時に、ハードウェアのみで構成副版情報を認識してプログラマブル論理回路の論理回路構成の特定及びその動作可否を判断することができるプログラマブル論理回路装置を提供する。 - 特許庁

Logic circuits 14-1 to 14-7 perform a prescribed logical operation on the basis of the signals 102 to 106, and defines an output 108-n of a logic circuit 14-n as 1 and outputs of the other logic circuits as 0 if an error is included in the n-th bit (1 ≤ n ≤ 7) of the received code 100.例文帳に追加

論理回路１４−１〜１４−７は、信号１０２ 〜１０６ に基づいて所定の論理演算を行い、受信符号１００ のｎビット目（１≦ｎ≦７）に誤りが含まれる場合には論理回路１４−ｎの出力１０８−ｎ を１とし、その他の論理回路は出力を０とする。 - 特許庁

The semiconductor integrated circuit device comprises a logic block and an electric control circuit that controls power supplied to the logic block, wherein the electric control circuit is configured so that the minimum operation voltage required to retain data stored in the logic block at data retention mode is supplied.例文帳に追加

半導体集積回路装置は、論理ブロックと、論理ブロックに供給される電力を制御する電力制御回路と、を含み、電力制御回路は、データ保持モード時に論理ブロックに格納されたデータを保持するのに必要な最小の動作電圧を供給するように構成される。 - 特許庁

A control circuit 4 for controlling an operation mode in the test for the logic circuit 2 and the DRAM 3 is provided on the same chip mounted with the logic circuit 2 and the DRAM 3, a scanning test mode is set in the burn-in test in the logic circuit 2, a burn-in test mode is set therein in the DRAM 3.例文帳に追加

ロジック回路２とＤＲＡＭ３が搭載される同一チップ上に、これらの試験時の動作モードを制御するためのコントロール回路４を設け、バーンイン試験時には、ロジック回路２についてはスキャン試験モードに設定させ、ＤＲＡＭ３についてはバーンイン試験モードに設定させる。 - 特許庁

A basic arithmetic logic circuit in which an operation function and a storage function are integrated is constituted compactly using a ferroelectric device MFSFET, data transfer between a computing unit and a memory is localized in the basic arithmetic logic circuit, and a combination circuit is realized without an additional circuit by only wiring of the basic arithmetic logic circuit.例文帳に追加

強誘電体デバイスMFSFETを用いて演算機能と記憶機能を一体化した基本演算回路をコンパクトに構成し、演算器−メモリ間のデータ転送を基本演算回路内部に局所化すると共に、基本演算回路の結線のみによって付加回路なしで組合せ回路を実現する。 - 特許庁

To provide a logic circuit that can realize a high-speed operation even when a complicated logic function is realized with small power consumption and ease of design through elimination of glitch and realize a stable operation with high immunity to dispersion in circuit constants and a coupling noise.例文帳に追加

グリッチを除去して低電力化を図れ、設計が容易で、複雑な論理関数を実現した場合でも高速な動作を実現でき、回路定数のばらつきやカップリングノイズに対して強く、安定した動作を実現できる論理回路を提供する。 - 特許庁

At the time of verifying a low speed operation logic circuit, a low speed test pattern is inputted as the input data 6 for setting register and a test pattern outputted from the speed converting section 1 of the low speed operation logic circuit is selected at a selector section 2 and delivered to the poststage circuit.例文帳に追加

低速動作論理回路検証時には、レジスタ設定用入力データ（６）として低速テストパターンを入力し低速動作論理回路の速度変換部（１）から出力されたテストパターンを、セレクタ部（２）にて選択し後段の回路へ出力する。 - 特許庁

To improve a reutilization property of an operation description by making the same operation description usable when an operation algorithm is the same even when an external input/output interface is different in a high order synthesis method for designing and synthesizing a logic circuit from the operation description.例文帳に追加

動作記述から論理回路を設計合成する高位合成法において、外部の入出力インターフェースが異なったとしても、動作アルゴリズムが同一であれば同一の動作記述を使用可能とし、動作記述の再利用性を向上させる。 - 特許庁

The execution unit 430 includes exception deciding logic for judging whether an exceptional operation is the one suited to a prescribed exception standard or not when each data processing operation starts a prescribed pipeline step and stops the processing of the exceptional operation.例文帳に追加

実行ユニットは、各データ処理オペレーションが所定のパイプライン段に入るとき、所定の例外規準に適合する例外オペレーションか判定する例外判定論理を含み、例外オペレーションの処理を停止させる。 - 特許庁

To provide a system for automatically generating an operation proposition from time-series signal value data without depending upon human assistance and a system for verifying an operation proposition, which can verify an operation proposition before verifying a logic circuit.例文帳に追加

時系列信号値データから人手を介すことなく自動的に動作命題を作成するシステム、及び論理回路の検証前に動作命題を検証することが可能な動作命題を検証するシステムを提供する。 - 特許庁

The logic circuits 102, 103 are operated in accordance with the applied a random pattern, consequently, access is performed for the memory 101, and a value outputted from the memory 101 is taken into the logic circuit 103 by the same path as that in normal operation.例文帳に追加

印加されたランダムパタンに応じて論理回路１０２，１０３が動作し、その結果メモリ１０１へのアクセスが行われ、メモリ１０１から出力された値を通常動作と同じ経路で論理回路１０３に取り込む。 - 特許庁

Consequently, electric potential variations of the virtual power supply line caused by a complicated influence of operation states of a plurality of the logic cells can be prevented, and hence it is possible to estimate accurate delay characteristics for every logic cell.例文帳に追加

これにより、複数の論理セルの動作状態が複雑に影響しあって生じる仮想電源ラインの電位変動を防ぐことができ、論理セルごとに正確な遅延特性を見積もることが可能になる。 - 特許庁

At the normal operation, potential-fixing elements 12a and 12b fix output potentials of the logic circuits 11a and 11b, and power source-separating elements 13a and 13b electrically separate the logic circuits 11a and 11b from the ground.例文帳に追加

また、通常動作時において、電位固定素子１２ａ，１２ｂは論理回路１１ａ，１１ｂの出力電位を固定し、電源分離素子１３ａ，１３ｂは論理回路１１ａ，１１ｂをグランドから電気的に切り離す。 - 特許庁

At the time of read operation of a real memory cell, variation speed of the dummy bit line XDBL by the dummy memory cell DMC1 to the first logic level is delayed by the second logic level held in the second dummy memory cell DMC2.例文帳に追加

リアルメモリセルの読み出し動作時に、第１ダミーメモリセルＤＭＣ１によるダミービット線ＸＤＢＬの第１論理レベルへの変化速度は、第２ダミーメモリセルＤＭＣ２に保持された第２論理レベルにより遅くなる。 - 特許庁

To obtain a logic circuit design method and a program to let a computer execute the method therefor which make it possible to test operation with the effective speed in both system and logic BIST modes and avoid a timing error without fail.例文帳に追加

システムモードおよびロジックＢＩＳＴの双方で実スピード動作でのテストを可能とし、タイミングエラーを確実に回避できるようにしたロジック回路設計方法およびその方法をコンピュータに実行させるプログラムを得ること。 - 特許庁

To promote high speed operation by optimizing an ion injection angle in the case of forming a pocket region in a logic part concerning a semiconductor integrated circuit device having a memory part and the logic part on the same wafer.例文帳に追加

同一半導体基板上にメモリ部とロジック部とを有する半導体集積回路装置において、ロジック部にポケット領域を形成する際のイオン注入角度を最適化することによって、高速動作を推進する。 - 特許庁

As a result, operating speed of each of the basic logic cell circuits and consumption power are appropriately determined by setting operation mode, and the logic device can be realized wherein both high speed and low consumption power are established simultaneously.例文帳に追加

これにより、個々の基本論理セル回路の動作速度と消費電力の動作モードの設定により適切に決定して、高速性と低消費電力性を同時に両立させた論理装置を実現できる。 - 特許庁

The gaming logic server cluster 11 is configured for providing at least one of client login service, client account service, game logic operation service, game database service and data backup service related to the online game.例文帳に追加

ゲーミングロジックサーバクラスタ１１はオンラインゲームに関連するクライアントログインサービス、クライアントアカウントサービス、ゲームロジック演算サービス、ゲームデータベースサービス、およびデータバックアップサービスのうちの少なくとも１つを提供するように構成される。 - 特許庁

To provide a system LSI control device capable of easily changing a hardware logic of the LSI control device and preventing reduction in the operation time of a production line even if an error occurs when changing the hardware logic.例文帳に追加

容易にシステムＬＳＩのハードウェア論理の変更が可能であり、ハードウエア論理の変更時にエラーが発生した場合であっても、生産ライン等の稼働時間の低下を防止可能なシステムＬＳＩ制御装置を実現する。 - 特許庁

The prediction judgement processing part 23 executes the situation decision, danger prediction and necessary operation decision of its own vehicle by using the decision logic selected by the decision logic selecting part 22.例文帳に追加

予測判断処理部２３は、判定ロジック選択部２２が選択した判定ロジックを用いて自車両の状況判定、危険の予測、必要な動作の判断を行って動作警告制御装置４に送信する。 - 特許庁

A change in an intake air quantity generated by a change in the throttle opening is determined by the CFD operation, and is provided for the control logic (2).例文帳に追加

そのスロットル開度の変化によって生じる吸気量の変化をＣＦＤ演算により求めて、制御ロジックに提供する（▲２▼）。 - 特許庁

This user interface controller has software configuration constituted of a display part 10 and an application logic part 11 for interactively executing the operation of an image forming apparatus.例文帳に追加

画像形成装置の操作を対話的に行うために、表示部１０とアプリケーションロジック部１１とからなるソフトウェア構成を有する。 - 特許庁