「Linear Logic」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The linearization calculation logic 221 associates a 16-bit value with an 8-bit value equivalent to the intensity of a linear analog signal by which a measured temperature equivalent to a 16-bit value is expressed by the linear analog signal.例文帳に追加

リニアライズ計算ロジック２２１は、１６ビット値と、１６ビット値に相当する計測温度を線形アナログ信号で表した場合の当該線形アナログ信号の信号の強さに相当する８ビット値とを対応付けている。 - 特許庁

To provide a logic circuit that can compute a plurality of cycles of shift operations in parallel and at high speed while allowing the setting of a desired configuration of a linear feedback shift register.例文帳に追加

線形帰還シフトレジスタにおいて所望の構成を設定可能でありながらシフト演算の複数回分を並列且つ高速に計算可能な論理回路を提供する。 - 特許庁

To provide an LTL (linear temporal logic) model checking system, an LTL model checking method and an LTL model checking program enabling even a person inexperienced in an LTL expression to easily confirm the LTL expression.例文帳に追加

ＬＴＬ式に不慣れな者であっても、ＬＴＬ式を容易に確認することができるＬＴＬ式確認システム、ＬＴＬ式確認方法及びＬＴＬ式確認プログラムを提供する。 - 特許庁

The linear feedback shift register (LFSR) component includes a feedback logic circuit, decomposed into multiple stages, to realize the maximum inter-latch operational waiting time of a single gate delay, regardless of the size of the LFSR.例文帳に追加

線形フィードバック・シフト・レジスタ（ＬＦＳＲ）コンポーネントは、多数ステージに分解したフィードバック論理回路を含み、ＬＦＳＲのサイズに無関係に、１ゲート遅延という最大ラッチ間動作待ち時間を実現する。 - 特許庁

A 16/8-bit conversion unit 222 identifies an 8-bit value corresponding to a 16-bit value of the nonlinear digital signal 112 based on the linearization calculation logic 221, and outputs a linear digital signal 113 that expresses the identified 8-bit value.例文帳に追加

１６／８ビット変換部２２２は非線形デジタル信号１１２の１６ビット値に対応する８ビット値をリニアライズ計算ロジック２２１に基づいて特定し、特定した８ビット値を表す線形デジタル信号１１３を出力する。 - 特許庁

To provide a semiconductor device wherein a bipolar linear element such as npn transistor and an IIL (Integrated Injection Logic) element are formed on one and the same semiconductor substrate, and which has a high breakdown voltage with the IIL element having an excellent operating property.例文帳に追加

ＮＰＮトランジスタ等のバイポーラリニア素子とＩＩＬ素子とを同一の半導体基板上に備えた半導体装置であって、高耐圧であるとともに、動作特性の優れたＩＩＬ素子を有するものを提供すること。 - 特許庁

In the arithmetic operation apparatus to conduct data transformation processing such as a non-linear transform processing, input bit transition processing is executed in a pre-charge phase wherein all the selector input values comprising the logic circuit are kept at the same value and, after the transition processing is completed, the phase is shifted to an evaluation phase and output bits based on the data transformation processing are generated.例文帳に追加

非線形変換処理などのデータ変換処理を行う演算装置において、論理回路を構成するセレクタ入力値をすべて同一値に維持したプリチャージ・フェーズにおいて入力ビット遷移処理を実行させ、遷移処理終了後にエバリュエーション・フェーズへ移行してデータ変換処理に基づく出力ビット生成を行なう。 - 特許庁

The decision circuit is supplied with the result of comparison with a vertical threshold K2 from a 2nd comparator circuit 36 and the result of comparison with a horizontal threshold K3 from a 3rd comparator circuit 37, and selects one of the output of the linear YC separating circuit and two-dimensional separating circuit 34 through its internal logic circuit.例文帳に追加

判別回路は第２の比較回路３６から垂直方向のしきい値Ｋ２との比較結果及び第３の比較回路３７から水平方向のしきい値Ｋ３との比較結果も供給され、判別回路３８で内部の論理回路に従って、１次元ＹＣ分離回路又は２次元分離回路３４の出力の一方を選択する。 - 特許庁

This bound model inspection method for a desired linear time logic tense property comprises a step of converting a property related to tense operators F(p), G(p), U(p, q), and X(p), for F as eventuality operator, G as globally operator, U as until operator, and X as next-time operator into a property inspection schema comprising Boolean satisfiability test.例文帳に追加

任意線形時間論理時相特性の有界モデル検査方法であって、Ｆはｅｖｅｎｔｕａｌｉｔｙ演算子、Ｇはｇｌｏｂａｌｌｙ演算子、Ｕはｕｎｔｉｌ演算子、Ｘはｎｅｘｔ−ｔｉｍｅ演算子を表す時相演算子Ｆ（ｐ）、Ｇ（ｐ）、Ｕ（ｐ， ｑ）、Ｘ（ｐ）に関連付けられた特性を、ブーリアン充足可能性検査から成る特性検査スキーマに変換するステップから成る。 - 特許庁