M-bitの部分一致の例文一覧と使い方
該当件数 : 440件
It is a bit small for medium.例文帳に追加
Mにしてはやや小さめです。 - 旅行・ビジネス英会話翻訳例文
This M-bit adder capable of receiving a first M-bit argument, a second M-bit argument and a carry-in (CI) bit is provided.例文帳に追加
本発明によれば、第一Mビット引数、第二Mビット引数、キャリィイン(CI)ビットを受取ることが可能なMビット加算器が提供される。 - 特許庁
Input data are successively written in a M bit serial register 9 one bit by one bit.例文帳に追加
入力データは、Mビットシリアルレジスタ9に1ビットずつ順次書き込まれる。 - 特許庁
The irregular LDPC code decoder comprises bit processing units 10-1 through 10-M (M=p1m1), parity processing units 20-1 through 20-m, and a controller 40.例文帳に追加
イレギュラーLDPC符号復号器は、ビット処理ユニット10-1乃至10-M(M=p1m1)と、パリティ処理ユニット20-1乃至20-mと、コントローラ40とを含む。 - 特許庁
An LDPC encoder/decoder comprises bit processing units 10-1 to 10-M (M=rm), parity processing units 20-1 to 20-m, and a controller 40.例文帳に追加
LDPC符号復号器は、ビット処理ユニット10-1乃至10-M(M=rm)と、パリティ処理ユニット20-1乃至20-mと、コントローラ40とを含む。 - 特許庁
The data of a pixel value is shifted by m-bits by a m-bit shifter 127.例文帳に追加
mビットシフタ127により、画素値のデータがmビットシフトされる。 - 特許庁
Furthermore, the number of 1s in the M-bit 3rd signals is smaller than M/2.例文帳に追加
さらに、Mビット第3信号の1の数はM/2よりも小さい。 - 特許庁
The upper limit and the lower limit for m-bit words are discriminated (50) during filtering, and a value of an m-bit word is selected between the upper limit and the lower limit (52).例文帳に追加
フィルタリングの間、mビットワードに対する上限及び下限が識別され(50)、mビットワードの値が、その上限と下限の間で選択される(52)。 - 特許庁
M-BIT COMPETITION DELAY ADDER AND OPERATING METHOD例文帳に追加
Mビット競合遅延加算器及び動作方法 - 特許庁
An m-n bit digital converting unit 313 is designed to receive the m bit digital signal D1, and to convert the m bit digital signal D1 to an n bit digital signal D2 (herein m is not less than n) in response to a k bit control signal D3 after being linked to the m bit analog-digital converter 312.例文帳に追加
m−nビットデジタル変換ユニット313は、mビット・アナログ−デジタル・コンバータ312へ連結され、mビットデジタル信号D1を受信し、kビット制御信号D3に応答してmビットデジタル信号D1をnビットデジタル信号D2へ変換する(ここで、mはn以上である)。 - 特許庁
A first encoding table in which 2^m code words selected from 2^n of n bit code words are associated with 2^m of m bit data words, and a second encoding table in which 2^m of code words not duplicated with code words in the first encoding table in the 2^n of n bit code words are associated with 2^m of m bit data words are prepared.例文帳に追加
2^m個のmビットデータ語に対し、2^n個のnビット符号語から選出した2^m個の符号語を対応づけた第1の符号化テーブルと、2^m個のmビットデータ語に対し2^n個のnビット符号語のうち上記第1の符号化テーブル内の符号語と重複しない2^m個の符号語を対応づけた第2の符号化テーブルとを用意する。 - 特許庁
A frame rate control part 24 converts the (M+F) bit data to M bit data with a frame rate control.例文帳に追加
フレームレートコントロール部24は(M+F)ビットのデータをフレームレートコントロールによりMビットのデータに変換する。 - 特許庁
When the M-bit data is written, a program operation is performed in units of n-bit (M>n) data.例文帳に追加
また、Mビットのデータの書き込みを行う際には、nビット(M>n)のデータの単位でプログラム動作を行う。 - 特許庁
Then, the image data processing part 20 transforms n-bit image data into m-bit image data by collating the n-bit image data with m-bit color palette data.例文帳に追加
このとき、画像データ処理部20は、nビットの画像データをmビットのカラーパレットデータと照合させることによりmビットの画像データに変換する。 - 特許庁
Digital image data of n-bit is converted to n+m-bit by a γ compensation table and is displayed by using the D/A converter of n+m-bit.例文帳に追加
nビットのデジタル画像データをγ補正テーブルでn+mビットに変換し、n+mビットのD/Aコンバータを用いて表示する。 - 特許庁
An m-bit (m: positive integer) partial product part 7 ANDs the LSB of the multiplier shift register 4 and the respective bits of an m-bit multiplicand.例文帳に追加
mビット(mは正の整数)の部分積部7は乗数シフトレジスタ4のLSBとmビットの被乗数の各ビットとを論理積する。 - 特許庁
Though the bit string S has a predetermined bit length, a bit length of the whole bit string P is set according to a bit length of the message M.例文帳に追加
ビット列Sは予め定められたビット長をもつが、ビット列P全体のビット長はメッセージMのビット長に応じて設定される。 - 特許庁
A data access circuit 10 includes: an M-bit buffer (M≥n+m, M: a positive integer) for storing data read from the memory; and a pointer management section for managing the pointers of the M-bit buffer.例文帳に追加
データアクセス回路10は、メモリから読み出されたデータが格納されるM(M≧n+m、Mは正の整数)ビットバッファと、Mビットバッファのポインタを管理するポインタ管理部とを含む。 - 特許庁
To supplement data of low order (m-n) bit length with a less conversion error by an easy processing in extending digital data of n-bit length to data of m-bit length (m>n).例文帳に追加
nビット長のデジタルデータをmビット長(m>n)のデータに拡張する際に、下位(m−n)ビット長のデータを、容易な処理によって少ない変換誤差で補填する。 - 特許庁
(2k-n) pieces of m-bit block message and the n pieces of m-bit block hash value with one step delay are inputted.例文帳に追加
(2k−n)個のmビットブロックのメッセージと、1ステップ遅延したn個のmビットブロックのハッシュ値を入力する。 - 特許庁
An error diffusion part 23 converts the (M+F+D) bit data to (M+F) bit data with error diffusion processing.例文帳に追加
誤差拡散部23は、(M+F+D)ビットのデータを誤差拡散処理により(M+F)ビットのデータに変換する。 - 特許庁
Sets the font bitorder to MSB (most significant bit) first. 例文帳に追加
\\-mフォントのビット順を MSB(最上位ビット)先頭にセットする。 - XFree86
A division part 14 performs bit-shifts of the antilogarithm data X by 2^M output from the exponent generation part 13 to obtain X/2^M.例文帳に追加
除算部14は、真数データXをべき乗数生成部13から出力された2^Mでビットシフトして、X/2^Mを得る。 - 特許庁
The invention relates to a method for converting an m bit information word 1 to an n bit code word 4.例文帳に追加
mビット情報語1をnビットコード語4に変換する方法に関する。 - 特許庁
The N-bit PON port identifier has bits smaller than the M-bit multicast address in number.例文帳に追加
NビットPONポート識別子はMビットマルチキャストアドレスより少ないビットを有する。 - 特許庁
In the case of extending data 1 in m-bit into data 2 in n-bit (n>m), data in lower-order (n-m) bits of the data 2 are made equal to data in higher-order (n-m) bits of the data 1.例文帳に追加
mビットのデータ1をnビット(n>m)のデータ2に拡張する際に、データ2の下位n−mビットのデータをデータ1の上位n−mビットのデータと同じにする。 - 特許庁
A bit selection part 4 selects bits from the N-bit digital base band signal 102 while limiting an effective bit range to a specific range (M bits, N>M).例文帳に追加
ビット選択部4は、Nビットのディジタルベースバンド信号102から有効ビット範囲を所定の範囲(Mビット、N>M)に限定して選択する。 - 特許庁
A message having (k) pieces of m-bit blocks is inputted and it is coded into (m) pieces of n (n>k)-bit binary error correcting code words.例文帳に追加
k個のmビットブロックのメッセージを入力して、m個のn(n>k)ビット2元誤り訂正符号語に符号化する。 - 特許庁
The (n+m)-bit multiplier 123 multiplies the data of a pixel value output from a (n+m)-bit frame memory 126 by K.例文帳に追加
n+mビット乗算器123は、n+mビットフレームメモリ126から出力される画素値のデータにKを乗じる。 - 特許庁
A first converter 10 converts the (m×n)-bit parallel data to m-bit parallel data Dp of a clock frequency f×n.例文帳に追加
第1変換部10は、m×nビットのパラレルデータを、クロック周波数f×n、mビットのパラレルデータDpに変換する。 - 特許庁
When the M-bit data is read out of a memory cell, a readout operation is performed in units of n-bit (M>n) data.例文帳に追加
また、メモリセルからMビットのデータの読み出しを行う際には、nビット(M>n)のデータの単位で読み出し動作を行う。 - 特許庁
notation and precede characters that have the high bit set with 例文帳に追加
高位ビットがセットされている文字は、前に `M-' を置いて表わす。 - JM
a letter and precede the bytes that have the high bit set with `M-' (which 例文帳に追加
ハイビットがセットされている (訳注: 0x80 から 0xFF までの) バイトは - JM
That is, an N-bit block consisting of 1st signals are mapped on characteristic M-bit 3rd signals (M is greater than N).例文帳に追加
すなわち、第1信号からのNビットブロックは特異的なMビット第3信号に写像され、MはNよりも大きい。 - 特許庁
A conversion table in which 2^m of m-bit data words are associated with 2^m of code words selected from 2^n of n-bit code words so that the number of a symbol "1" tends to be fewer is prepared.例文帳に追加
2^m個のmビットデータ語に対し、2^n個のnビット符号語のうちからシンボル「1」の数が少ない傾向となるように選出した2^m個の符号語を対応づけた変換テーブルを用意する。 - 特許庁
2m pieces of n-bit two dimensional error correcting code languages are made into 2n pieces of m-bit blocks.例文帳に追加
2m個のnビット2元誤り訂正符号語を2n個のmビットブロックにする。 - 特許庁
An n-bit parallel scramble pattern is adopted for the 1st-n-th bits in this (m+n)-bit pattern.例文帳に追加
この(m+n)ビットパタンのうち第1〜第nビットをnビットパラレルスクランブルパタンとする。 - 特許庁
A (N-1)th bit from M of the dividend is selected as a low-order bit of the quotient (74).例文帳に追加
被除数のMから(N−1)番目のビットを商の下位ビットとして選択する(74)。 - 特許庁
Parts of an M-bit message word are used for index bits and the other bits are used for a source word.例文帳に追加
Mビットメッセージワードの一部を索引ビットとして、その他をソースワードとして用いる。 - 特許庁
The data of the pixel value is, after the processing of the m-bit shifter 127, provided to a (n+m)-bit multiplier 121 to be multiplied by (1-K), and then provided to a (n+m)-bit adder 122 to be added to the data of a pixel value processed by a (n+m)-bit multiplier 123.例文帳に追加
mビットシフタ127の処理を経てn+mビット乗算器121に供給され、(1−K)が乗じられ、n+mビット加算器122に供給され、n+mビット乗算器123の処理を経た画素値のデータと加算される。 - 特許庁
For the same signal, data for an upper N-M bit portion are obtained by an AD conversion process at N-M bit accuracy in first processing, and data for a lower M bit portion are obtained by AD conversion processing at N bit accuracy as for 1 LSB portion at N-M bit accuracy that cannot be decomposed by resolution at the first N-M bit accuracy in second processing.例文帳に追加
同一信号について、1回目はN−Mビット精度でのAD変換処理により上位N−Mビット分のデータを取得し、2回目は1回目のN−Mビット精度の分解能では分解できていないN−Mビット精度での1LSB分についてNビット精度のAD変換処理により下位Mビット分のデータを取得する。 - 特許庁
P channel/Q channel for correctly demodulating phase modulated signal (PCH/QCH) bit shift parts 5 and 6 convert the data into an M bit smaller than the N bit by bit shifting the N bit amplitude data only for the number of shift bits.例文帳に追加
PCH/QCH用ビットシフト部5、6は、そのシフトビット数だけNビットの振幅データをビットシフトすることによりNビットよりも少ないMビットに変換する。 - 特許庁
When parity update of first m columns of the check matrix by the units 20-1 to 20-m ends, the units 10-1 to 10-M start next bit update.例文帳に追加
ユニット10-1乃至10-Mは、ユニット20-1乃至20-mによって上記検査行列の最初のm列のパリティ更新が終了した場合に、次のビット更新を開始する。 - 特許庁
The image processing device 1 is a device for turning m-bit image data into (2^n+1)-digits (m and n are positive integers, and m>n).例文帳に追加
画像処理装置1は、mビットの画像データを(2^n+1)値化する(m,nは正の整数でm>n)装置である。 - 特許庁
Bits of the counter are grouped into a binary section of an m-bit counter and a unary section of an n-bit counter.例文帳に追加
このカウンタのビットは、mビットカウンタのバイナリ部分と、nビットカウンタのユナリ部分にグループ化される。 - 特許庁
A Read Address, generated at an Address Counter 2 to count (m+1) bit (=n/X), goes 1 bit ahead a Write Address and a data written in a storage means 3 is output after (m+1)-th bit.例文帳に追加
(m+1)bit(=n/X)をカウントするAddress Counter2で発生されるRead AddressはWrite Addressより1bit進んでおり、記憶手段3に書き込まれたデータは(m+1)bit後に出力される。 - 特許庁
When executing rounding processing to m-bit input data and outputting n-bit output data, a random number generation part 12 generates an (m-n)-bit random number.例文帳に追加
mビットの入力データに対して丸め処理を行い、nビットの出力データを出力する場合において、乱数生成部12が(m−n)ビットの乱数を生成する。 - 特許庁
Lastly, a data synthesizer 137 puts the high-order (n)-bit digital value and low-order (m)-bit digital value together to generate an (n+m)-bit digital value, and outputs the digital value.例文帳に追加
最後に、データ合成部137において、上位側のnビットのデジタル値と下位側のmビットのデジタル値とを合成し、(n+m)ビットのデジタル値を作成して出力する。 - 特許庁
The parallel-serial converter circuit 100 converts (m×n)-bit (m and n are natural numbers) parallel data of a clock frequency f to 1-bit serial data of a clock frequency f×m×n.例文帳に追加
パラレルシリアル変換回路100は、クロック周波数f、m×n(m、nは自然数)ビットのパラレルデータを、クロック周波数f×m×n、1ビットのシリアルデータに変換する。 - 特許庁
| Copyright (c) 株式会社 高電社 All rights reserved. |
| Copyright © Japan Patent office. All Rights Reserved. |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill. The contents of this document are licensed under the GNU Free Documentation License. Copyright (C) 1999 JM Project All rights reserved. |
| Copyright (C) 1994-2004 The XFree86®Project, Inc. All rights reserved. licence Copyright (C) 1995-1998 The X Japanese Documentation Project. lisence |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|
