「MOS FET」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A self-excited voltage resonance converter is employed on the primary side of a composite resonance converter and a voltage subjected to variable control depending on the level of a secondary-side DC output voltage is applied to the gate electrode of an MOS-FET for the purpose of constant voltage control.例文帳に追加

複合共振形コンバータの一次側電圧共振形コンバータとしては自励式としたうえで、定電圧制御のために、ＭＯＳ−ＦＥＴのゲート電極に対しては、二次側直流出力電圧のレベルに応じて可変制御される電圧を印加するようにする。 - 特許庁

In the method for manufacturing MOS-FET semiconductor device using a perfect depletion type SOI layer, an impurity is ion-implanted adjusting implantation energy so that the peak concentration of the impurity to be ion-implanted into a channel area to control a threshold voltage exists in the SOI layer.例文帳に追加

本発明は、完全空乏型のＳＯＩ層を用いたＭＯＳ−ＦＥＴ半導体装置の製造方法であって、閾値電圧制御のためにチャネル領域にイオン注入される不純物の濃度のピークが前記ＳＯＩ層中に存在するように注入エネルギーを調節して、前記不純物をイオン注入する。 - 特許庁

A conversion control LSI 28 converts a signal between the SATA interface of the hard disk drive 30 and the USB interface of the external device, and OFF-controls the P-type MOS-FET 52, upon detection of the idle state of the hard disk drive 30, to interrupt the power supply to the hard disk drive for power waving.例文帳に追加

変換制御ＬＳＩ２８は、ハードディスクドライブ３０のＳＡＴＡイスインタフェースと外部のＵＳＢインタフェースとの間で相互に信号変換すると共に、ハードディスクドライブ３０のアイドル状態を検出した際に、Ｐ型ＭＯＳ−ＦＥＴ５２をオフ制御してハードディスクドライブ３０に対する電源供給を遮断してパワーセーブする。 - 特許庁

To obtain a method for forming a wiring of a semiconductor device, which can resolve etching conditions at the time of wiring and suppressing a charging damage on a semiconductor device, for example, exploring a cause/ effect relationship between the etching conditions at the time of the wiring and a fluctuation in the threshold voltage of an MOS FET and, on the basis of it.例文帳に追加

配線形成の際のエッチング条件と半導体装置のチャージングダメージ、例えば配線形成の際のエッチング条件とＭＯＳＦＥＴのしきい値電圧の変動との間の因果関係を解明し、それに基づいてチャージングダメージを抑制できる半導体装置の配線形成方法を提供する。 - 特許庁

Concretely, the abnormality detection means 6 detects, based on the detected waveforms, a delay time of the waveform of the gate voltage detected after input to the resistor 3 to the waveform of the gate voltage detected before input to the resistor 3, and detects the abnormality of the MOS-FET 10 based on the detected delay time.例文帳に追加

異常検出手段６は、具体的には検出した波形に基づき、抵抗３への入力前に検出したゲート電圧電圧の波形に対する抵抗３への入力後に検出したゲート電圧の波形の遅延時間を検出するとともに、検出した遅延時間に基づいて、ＭＯＳ−ＦＥＴ１０の異常を検出する。 - 特許庁

To enhance breakdown voltage and avalanche resistance by preventing concentration of avalanche current to a corner of the channel region of cell structure of an FET having a square second conductivity channel region in the surface layer of a first conductivity semiconductor substrate, a heavily doped well region in the central part thereof, a first conductivity source region in the surface layer, and an MOS structure on the surface.例文帳に追加

第一導電型の半導体基板の表面層に、方形の第二導電型チャネル領域、その中央部に高不純物濃度のウェル領域、表面層に第一導電型ソース領域、さらに表面上のＭＯＳ構造を備えたＦＥＴのセル構造のチャネル領域の角部へのアバランシェ電流の集中を防ぎ、耐圧、アバランシェ耐量を向上させる。 - 特許庁

In a resonance converter employing half-bridge coupling of switching elements in two transistor arrangement, a self-excited current resonance converter is employed on the primary and a control voltage variable, depending on the secondary DC output voltage level, is applied to the gate electrode of an MOS-FET for constant voltage control.例文帳に追加

２石構成のスイッチング素子のハーフブリッジ結合による共振形コンバータにおいて、一次側電流共振形コンバータとしては自励式とし、定電圧制御のために、ＭＯＳ−ＦＥＴのゲート電極に対して二次側直流出力電圧のレベルに応じて可変制御される制御電圧を印加する。 - 特許庁

This semiconductor memory is provided with at least one capacitor AFC using anti-ferroelectric film, one MOS FET (Tr) connected to this capacitor in series, and has a memory cell accumulating polarization quantity of (n) level (n≥3) varied by a potential given to one side of electrodes of the capacitor as information.例文帳に追加

少なくとも１個の反強誘電体膜を用いたキャパシタＡＦＣと、このキャパシタに直列に接続された１個のＭＯＳ ＦＥＴ（Ｔｒ）とを備え、キャパシタの一方の電極に与えられる電位により変化するｎ値（ｎ≧３）の分極量を情報として蓄積するメモリセルを有することを特徴とする。 - 特許庁

The battery system controller includes: a lead battery capable of charging electric power generated by an alternator (generator); a lithium storage battery (secondary storage battery) that is electrically connected in parallel with the lead battery to charge generated electric power; and MOS-FET (switching means) that is electrically connected between the alternator, the lead battery and the lithium storage battery to switch energization and cut-off operations.例文帳に追加

オルタネータ（発電機）による発電電力を充電可能な鉛蓄電池と、鉛蓄電池に対して電気的に並列接続されて発電電力を充電可能なリチウム蓄電池（第２蓄電池）と、オルタネータ及び鉛蓄電池とリチウム蓄電池との間に電気接続されて通電及び遮断を切り替えるＭＯＳ−ＦＥＴ（開閉手段）と、を備える。 - 特許庁

The battery pack is provided with a plurality of switching circuits 3, structured with power MOS FET, enabled to connect a plurality of chargeable polymer lithium ion cells with as many charging control circuits 2 in series during charging and enabled to connect each of the plurality of the polymer lithium ion cells with each of the charging control circuits 2 individually.例文帳に追加

充電可能な複数のポリマーリチウムイオン電池と同数の充電制御回路２を放電時に直列に接続可能とし、充電時に前記複数のポリマーリチウムイオン電池の各々を充電制御回路２の各々に単独に接続可能とする複数のスイッチ回路３を有し、前記複数のスイッチ回路をパワーＭＯＳ ＦＥＴにより構成する。 - 特許庁

To provide an MOS transistor circuit employing a double insulated gate field effect transistor (FET) in which high-speed operation of a unit circuit is made compatible with reduction of power consumption during out-of-use (annotation), at a normal time, or on standby, a CMOS transistor circuit employing the same, SRAM cell circuit, CMOS-SRAM cell circuit, and integrated circuit.例文帳に追加

単位回路の、高速動作と未使用時（注を入れる）または定常時または待機時における消費電力の減少を両立させた二重絶縁ゲート電界トランジスタを用いたＭＯＳトランジスタ回路およびそれを用いたＣＭＯＳトランジスタ回路、ＳＲＡＭセル回路、ＣＭＯＳ−ＳＲＡＭセル回路、集積回路を提供することである。 - 特許庁