「MOS FET」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

In this state, the capacitor 8 discharges, a voltage between terminals of the capacitor 8 decreases, the ON-state and the OFF-state of a MOS type FET 12 are changed over, and the alarm signal is outputted.例文帳に追加

こうなるとコンデンサ８は放電し、コンデンサ８の端子間電圧が低下して、ＭＯＳ型ＦＥＴ12のオン・オフが切換わってアラーム信号が出力される。 - 特許庁

As a result of this, the frequency of switching is variable-controlled by the state of continuity of the MOS-FET, and use of an orthogonal type control transformer is dispensed with.例文帳に追加

これによりＭＯＳ−ＦＥＴの導通状態により、スイッチング周波数が可変制御されるようにし、直交形制御トランスを不要とする。 - 特許庁

To enable a semiconductor device, such as a MOS-FET (metal-oxide semiconductor-field effect transistor) having a small capacitance between a gate and a drain to be manufactured, through a simple process.例文帳に追加

単純な工程によりゲート−ドレイン間容量が小さいＭＯＳ−ＦＥＴ等の半導体装置を製造できる半導体装置の製造方法を提供する。 - 特許庁

Voltage controlling circuits 34L, 34S control the voltage of the ON/OFF signal inputted in the MOS-FET packages 50L, 50S and change an on-resistance to change a heating value.例文帳に追加

電圧制御回路３４Ｌ，３４Ｓは、ＭＯＳ−ＦＥＴパッケージ５０Ｌ，５０Ｓに入力するオン／オフ信号の電圧を制御して、オン抵抗を変え、発熱量を変える。 - 特許庁

An application control circuit 27 shuts off an application to an LED module 2 from the smoothing capacitor 12 of the DC-DC converter 8 by turning off a MOS-FET 30.例文帳に追加

印加制御回路２７は、ＤＣ−ＤＣコンバータ８の平滑コンデンサ１２によるＬＥＤモジュール２への印加を、ＭＯＳ−ＦＥＴ３０のオフにより遮断する。 - 特許庁

To obtain a power supply circuit that can reduce with a small and simple circuit the loss of a MOS-FET of an inrush current suppressing circuit that suppresses an inrush current at the time when powered on.例文帳に追加

小型で簡単な回路で電源投入時の突入電流抑制回路のＭＯＳ−ＦＥＴの損失を低減させることができる電源回路を得る。 - 特許庁

To provide an on-vehicle semiconductor relay system which promotes compactness, lightweight and simplification and attains a cost reduction while maintaining an advantage in the cost aspect of an N channel MOS-FET.例文帳に追加

ＮチャネルＭＯＳ−ＦＥＴの持つコスト面の有利さを維持しながらも、小型化、軽量化及び簡素化を促進し、更に低コスト化を計った車載半導体リレーシステムを提供する。 - 特許庁

Since this transverse power MOS-FET comprises an n-deep drain layer, the electric field does not concentrate not only on the A part right under the end of a gate electrode 23 but on the B part of the end of an n+ drain layer 20.例文帳に追加

本発明の横型パワーＭＯＳ−ＦＥＴではｎディープドレイン層を設けたため、ゲート電極２３端直下Ａ部のみならずｎ＋ドレイン層２０端Ｂ部にも電界が集中しないようになった。 - 特許庁

When a MOS-FET 12 is turned on by a chopper control circuit 28, a current Ia is outputted to a load side terminal 26 while charging a capacitor 24 via a choke coil 16.例文帳に追加

チョッパ制御回路２８によりＭＯＳ−ＦＥＴ１２がオンされると、電流Ｉ_a はチョークコイル１６を介してコンデンサ２４を充電しながら負荷側端子２６へ出力される。 - 特許庁

The gate drive circuit is provided with the connection line of a diode (48) for feeding a current from the base side to the drain side of a PNP transistor (46) when the drain potential in an MOS-FET becomes lower than the source potential.例文帳に追加

ＭＯＳ−ＦＥＴにおけるドレイン電位がソース電位より低くなると、ＰＮＰトランジスタ（46）のベース側からドレイン側へ電流を流すダイオード（48）の接続ラインが設けられている。 - 特許庁

To provide a method for manufacturing MOS-FET semiconductor device which makes a concentration of impurity of a surface side of channel area of a perfect depletion type SOI layer higher than that of an implanted insulating film side.例文帳に追加

完全空乏型ＳＯＩ層のチャネル領域の表面側の不純物濃度が、埋め込み絶縁膜側に比べて高濃度となるＭＯＳ−ＦＥＴ半導体装置の製造方法を提供すること。 - 特許庁

To improve efficiency of a current resonance type switching power supply by surely detecting whether the load is light or heavy to control the on-period of a switching MOS-FET.例文帳に追加

電流共振型のスイッチング電源において、軽負荷か重負荷かを確実に検出して、スイッチング用のＭＯＳ−ＦＥＴのオン期間を制御して、効率の改善を図る。 - 特許庁

That is, the power supply 17 is used for the on/off control of the MOS-FET 15 so as to supply an output voltage from the power supply 11 to the load 13.例文帳に追加

すなわち、３６Ｖ系電源１７をＮチャンネル型ＭＯＳ−ＦＥＴ１５のオン／オフ制御に利用し、１２Ｖ系電源１１からの出力電圧を負荷１３に供給することを特徴とする。 - 特許庁

To provide a switching power supply, in which an active clamp system is combined with a synchronous rectifying circuit and which can protect a MOS-FET from damages caused by the application of a voltage exceeding a gate dielectric strength.例文帳に追加

ゲート絶縁耐圧を越える電圧が印加されることによるＭＯＳＦＥＴの損傷を防止することが可能なアクティブクランプ方式と同期整流回路とを組み合わせたスイッチング電源を提供する。 - 特許庁

To provide a semiconductor circuit which is composed of a MOS-FET that can achieve both of a high speed switching characteristic and small threshold current characteristic.例文帳に追加

高速のスイッチング特性と小サブスレッショルド電流特性とが両立可能なＭＯＳ−ＦＥＴで構成される半導体回路を提供する。 - 特許庁

The main current path and the gate driving current path are connected as they are separated from each other, so that the power MOS-FET 1 is less affected by parasitic inductance and can be improved in voltage conversion efficiency.例文帳に追加

主電流経路とゲート駆動用経路とを分離して接続することにより、寄生インダクタンスの影響を低減し、電圧変換効率を向上することができる。 - 特許庁

An H bridge 15 comprising a comparator 11, a regulator 12, an operational amplifier 13, a control IC 14, and a power MOS-FET is provided on one side of a printed board.例文帳に追加

プリント基板の片面に、コンパレータ１１と、レギュレータ１２と、オペアンプ１３と、制御用ＩＣ１４と、パワーＭＯＳ−ＦＥＴにより構成されたＨブリッジ１５を設けたものである。 - 特許庁

A voltage between the gate and source Vgs of the MOS-FET 11 at the time of turning on a switching element 8 depends on only a voltage Vs between both terminals of secondary windings 7.例文帳に追加

また、スイッチング素子８のオン時におけるＭＯＳ型ＦＥＴ11のゲート・ソース間電圧Ｖgsは、二次巻線７の両端間電圧Ｖｓにのみ依存する。 - 特許庁

A feed current of a steady electric current source 4 by a P- channel MOS-FET 5 for feeding a current to a display element 6 is controlled by an electric current control circuit 3.例文帳に追加

表示エレメント６に電流を供給するＰチャネルＭＯＳ−ＦＥＴ５による定電流源４の供給電流を電流制御回路３が制御する。 - 特許庁

Since an N-type MOS-FET is such that its voltage-current characteristics are linear and, therefore, a voltage drop and, consequently, a loss in a small current region is small, circuit efficiency can be improved.例文帳に追加

Ｎ型ＭＯＳ−ＦＥＴは、その電圧−電流特性は直線的であるので電流が小さい領域で電圧降下、延いては損失が小さいので回路効率を向上することができる。 - 特許庁

A bypass switch 30 comprising a MOS-FET that receives an instruction signal to perform ON/OFF operations is connected to a thermal permanent current switch 20 in parallel.例文帳に追加

指令信号を受け、オン／オフ作動を行うＭＯＳ−ＦＥＴから構成されるバイパススイッチ３０を熱式永久電流スイッチ２０に並列に接続する。 - 特許庁

The commutating MOS FET 6 is turned off and generation of the surge voltage and the reverse current are surely prevented when the operation of a switching element 2 stops.例文帳に追加

また、スイッチング素子２の動作停止時にも、転流ＭＯＳ型ＦＥＴ６がオフし、サージ電圧の発生や逆方向電流を確実に防止できる。 - 特許庁

In a high-frequency power amplifier comprising a multifinger FET, the amount of hot electron, which is generated at a drain end of each MOS transistor 2 and is accumulated in a second electrode of a gate 10 when the gate of each MOS transistor is applied with RF input signal and RF output is taken out of a drain region 8, is detected with a charge amount detector 40.例文帳に追加

マルチフィンガーＦＥＴからなる高周波電力増幅器において、各ＭＯＳトランジスタのゲートにＲＦ入力信号が印加されてドレイン領域８からＲＦ出力が取り出されているときに、各ＭＯＳトランジスタ２のドレイン端に発生しゲート１０の第２電極に蓄積されるホットエレクトロンの量は、電荷量検出器４０によって検出される。 - 特許庁

To prevent a deterioration of a metal and a metal oxide of a gate electrode or a gate insulating film due to a high temperature process, in manufacturing a field effect transistor (Schottky barrier MOSFET) utilizing a Schottky tunnel junction useful for an ULSI.例文帳に追加

ULSIに有用なショットキー・トンネル接合を利用した電界効果型トランジスタ（ショットキー障壁型MOS FET ）の製造において、ゲート電極やゲート絶縁膜の金属及び金属酸化物が高温プロセスにより劣化するのを防止する。 - 特許庁

In a stationary current region set with the current smaller than an overcurrent, the gate drive voltage of the power MOS FET generates the voltage under 1 V between A and B which become the voltage loss of this protective circuit against overvoltage, utilizing an astable multivibrator and a transformer.例文帳に追加

過電流として設定した電流以下での定常電流領域では、パワーＭＯＳ ＦＥＴのゲート駆動電圧は、この過電流保護回路の電圧損失となるＡ，Ｂ間の１Ｖ未満の電圧を非安定マルチバイブレーターとトランスを利用した昇圧回路を利用して発生させる。 - 特許庁

When a high-frequency power MOS-FET 11 enters a fault mode of a gate-drain short circuit and a high voltage that exceeds a set voltage is applied to a voltage-limiting varistor 13, the voltage-limiting varistor 13 discharges an applied excessive voltage.例文帳に追加

高周波用パワーＭＯＳ・ＦＥＴ１１がゲート−ドレイン間ショートの故障モードに陥り、電圧制限用バリスタ１３に設定電圧を超える高電圧が印加されたとき、電圧制限用バリスタ１３は印加された過剰電圧分を放電する。 - 特許庁

A phase compensation characteristics control circuit 16 changes its multiplying factor, by varying the tail current of a voltage control power source constituting the multiplier 15, or changes it by varying a resistance value by its gate potential, when a resistor is constituted by an MOS-FET.例文帳に追加

位相補償特性制御回路１６は、キャパシタンスマルチプライヤ１５を構成する電圧制御電流源のテール電流を変化させることにより倍率を変更し、あるいは、抵抗がＭＯＳ−ＦＥＴで構成される場合、そのゲート電位により抵抗値を変化させることによって倍率を変更する。 - 特許庁

To provide a circuit making a low pressure tight rectifying device usable in a rectifier circuit in a secondary side of a transformer of the switching power supply, particularly in the case of using a synchronous commutator MOS FET, making conduction of this synchronous commutator by a total unit in a switching period so as to realize the switching power supply of high efficiency.例文帳に追加

スイッチング電源のトランスの二次側の整流回路に、低耐圧の整流素子を用いることを可能にし、とくに同期整流ＭＯＳ・ＦＥＴを用いた場合、これをスイッチング期間全体で導通させ、高効率なスイッチング電源を実現させる回路を提供する。 - 特許庁

The semiconductor device is equipped with a BOX layer 3, an SOI layer 4 formed on the BOX layer 3, a LOCOS layer 7 formed on the BOX layer 3, and an partial depletion type SOI-MOS FET 10 formed in a region (that is, element region) of the SOI layer 4 surrounded by the LOCOS layer 7 in a plan view.例文帳に追加

ＢＯＸ層３と、ＢＯＸ層３上に形成されたＳＯＩ層４と、ＢＯＸ層３上に形成されたＬＯＣＯＳ層７と、ＳＯＩ層４のうちの、ＬＯＣＯＳ層７により平面視で囲まれている領域（即ち、素子領域）に形成された部分空乏型のＳＯＩ−ＭＯＳＦＥＴ１０と、を備える。 - 特許庁

A gate voltage of the MOS-FET 350 is controlled by an operation amplifier 370, and the control is performed by comparison between a potential S appearing on one end of the current detection resistance 360 and a potential T of a reference power source 380, and thereby a constant-current circuit is formed.例文帳に追加

そして、ＭＯＳ−ＦＥＴ３５０のゲート電圧をオペアンプ３７０で制御し、その制御を電流検出抵抗３６０の一端に現れる電位Ｓと、基準電源３８０の電位Ｔとの比較により行うことで、定電流回路を形成した。 - 特許庁

A first transistor region T1 is an n-MOS region, a second transistor region T2 is a p-FET region, a base part dielectric layer 2 made of SiO_2 is formed on the first and second transistor regions, and an N+ polysilicon gate 4 is formed on the dielectric layer 2.例文帳に追加

第一トランジスタ領域（Ｔ１）がｎ−ＭＯＳ領域であり、第二トランジスタ領域（Ｔ２）がｐ−ＦＥＴ領域であり、ＳｉＯ２よりなる基部誘電体層（２）が、第１及び第２トランジスタ領域上に形成され、Ｎ＋ポリシリコンゲート（４）が誘電体層（２）の上に形成される。 - 特許庁

A voltage detection section 15 and a comparing section 16 discriminate the sun-shining states of solar battery cells 2, and when the sun- shining states are poor, a control section 17 controls the switching, so that a solar battery cell 2A which does not generate electric power due to insufficient sunshine so that a generated current 12 can by-pass a MOS-FET 13A.例文帳に追加

太陽電池セル２に対する日照状態を電圧検知部１５、比較部１６が判別し、日照状態が悪い場合、日照状態が悪くて発電していない太陽電池セル２ＡをＭＯＳ−ＦＥＴ１３Ａで発電電流１２がバイパスするように、制御部１７がスイッチング制御する。 - 特許庁

The respective bits bi of digital data for capacitance control are supplied to the gate of the MOS-FET (Qi) and the inverter Ai in each of the serial circuits, and the capacitance changing corresponding to the value of the digital data is obtained between the first terminal T1 and the second terminal T0.例文帳に追加

容量制御用のデジタルデータの各ビットｂiが、直列回路のそれぞれにおけるＭＯＳ−ＦＥＴ（Ｑi）のゲートおよびインバータＡiに供給され、第１の端子Ｔ1と、第２の端子Ｔ0との間に、デジタルデータの値に対応して変化する容量を得る。 - 特許庁

A cheap bipolar transistor, a MOS-FET or the like can be used as the switching element by providing the ON/OFF control switching element on a low potential side, i.e. on the side where a circuit current flows out in place of on the high potential side of an LED lamp circuit.例文帳に追加

オン・オフ制御スイッチ素子をＬＥＤランプ回路の高電位側ではなく、低電位側、すなわち回路電流が流れ出てくる側に設けることによって、該スイッチ素子として、安価なバイポーラトランジスタやＭＯＳ−ＦＥＴなどを用いることができる。 - 特許庁

A load circuit RL and a MOS FET Q2 are connected in series between the positive and negative terminals of E from a positive side, and output OP of SG is connected to the gate of Q2 for turning on and off Q2, thus obtaining the standby electric power circuit having an idling current of zero.例文帳に追加

一方、Ｅの正負端子間に正側より負荷回路ＲＬとＭＯＳＦＥＴＱ２を直列接続し、ＳＧの出力ＯＰとＱ２のゲートを接続してＱ２をオン／オフさせれば、アイドリング電流ゼロの待機電力回路になる。 - 特許庁

In response to a rush current of steady level being generated when an AC input voltage is thrown in, the MOS-FET Q3 and Q4 are turned on and fed with a rectification current while passing the rush current suppressing resistor Ri.例文帳に追加

そして、交流入力電圧の投入に応じて生じる突入電流が定常レベルになったときに応じて、このＭＯＳ−ＦＥＴＱ3，Ｑ4をオンさせ、突入電流抑制抵抗ＲｉをパスしてＭＯＳ−ＦＥＴＱ3，Ｑ4に整流電流を流すようにする。 - 特許庁

In this quiescent period, a diode 26 prevents the charges of the parasitic capacitance of the MOS FET 11 from moving to the side of primary coil 2 and thereby unwanted pulse generated during the pause period resulting from the LC serial resonance of this parasitic capacitance and primary coil 2 can be controlled.例文帳に追加

この休止期間では、ＭＯＳ ＦＥＴ１１の寄生容量の電荷が一次コイル２側へ移るのをダイオード２６によって防止し、この寄生容量と一次コイル２とのＬＣ直列共振に起因して休止期間に発生する不要パルスを抑制する。 - 特許庁

MOS-FET Q3 and Q4 are connected in parallel with a rush current suppressing resistor Ri inserted into the rectification current passage of a capacitor input type rectification circuit system where voltage doubler rectification circuit/full-wave rectification circuit (voltage quadrupler rectification circuit/voltage doubler rectification circuit) can be switched.例文帳に追加

コンデンサインプット型で、倍電圧整流回路／全波整流回路（４倍電圧整流回路／倍電圧整流回路）で切り換えが可能な整流回路系の整流電流経路に挿入した突入電流抑制抵抗Ｒｉに対してＭＯＳ−ＦＥＴＱ3，Ｑ4を並列に接続する。 - 特許庁

When an alarm signal supplied to an inverter 60b comprising an I/F 60 contained in a high-side circuit becomes active, 'L' the output of the inverter 60b becomes 'H', and as the result of this a N-channel MOS FET 60a is seto to 'ON' state.例文帳に追加

ハイサイド側の回路に具備されたＩ／Ｆ６０を構成するインバータ６０ｂに供給されるアラーム信号がアクティブ“Ｌ”の状態になると、インバータ６０ｂの出力は“Ｈ”の状態となり、その結果、ＮチャネルＭＯＳ形ＦＥＴ６０ａがＯＮの状態となる。 - 特許庁

Besides being a self-excited converter as the primary-side voltage resonance type converter of a composite resonance type converter, a voltage to be variable-controlled according to the level of the secondary-side DC output voltage, is applied to the gate electrode of a MOS-FET, to carry out constant- voltage control.例文帳に追加

複合共振形コンバータの一次側電圧共振形コンバータとしては自励式としたうえで、定電圧制御のために、ＭＯＳ−ＦＥＴのゲート電極に対しては、二次側直流出力電圧のレベルに応じて可変制御される電圧を印加するようにする。 - 特許庁

An output of a connecting point between the load 1 and the MOS-FET 2 is taken in from a feedback terminal 18 as a detected value, and an output of the control signal from a control output terminal 6 is controlled according to the detected value, thus stopping the control signal at a short circuit and disconnection.例文帳に追加

負荷１とＭＯＳ−ＦＥＴ２との接続点の出力を検出値としてフィードバック端子１８から取り込み、検出値に応じて、制御出力端子６からの制御信号の出力を制御することで、短絡時や断線時に、制御信号を止めることができる。 - 特許庁

To provide a method of manufacturing semiconductor apparatus by which the problem of the shifting of the threshold voltage V_th of an MOS-FET using a gate insulating film having a high dielectric constant can be solved by improving the interfacial characteristics between a polycrystalline Si film and an insulating film having a high dielectric constant by applying a simple means.例文帳に追加

多結晶Ｓｉ膜と高誘電率絶縁膜との界面特性を簡単な手段を適用することで改善し、高誘電率ゲート絶縁膜を用いたＭＯＳ−ＦＥＴに於ける閾値電圧Ｖ_thがシフトする問題を解消しようとする。 - 特許庁

When the switching operation for switching the MOS-FET to an energization state is implemented while an engine is being driven, an energization current passing through a coil of the alternator is controlled (S70), thus suppressing power generation so that power generation amount gradually increases.例文帳に追加

そして、エンジン駆動中にＭＯＳ−ＦＥＴを通電状態に切り替えた通電切替時には、オルタネータのコイルに流れる励磁電流を制御（Ｓ７０）することにより、発電量が徐々に上昇するよう発電を抑制させる。 - 特許庁

When potential of the collection electrode 19 is increased, the p-MOS type FET 181 is turned into a ON condition, while source potential is increased to the impressed direct current voltage when the direct current voltage is impressed between a circuit GND and the drain terminal.例文帳に追加

捕集電極１９の電位が上昇した場合、ｐ−ＭＯＳ型ＦＥＴ１８１がオン状態になると共に、回路ＧＮＤ−ドレイン端子間に直流電圧を印可しておくでソース電位が印可している直流電圧まで上昇する。 - 特許庁

In response to a rush current of steady level being generated when an AC input voltage is thrown in, the MOS-FET Q3 is turned on and fed with a rectification current while passing the rush current suppressing resistor Ri.例文帳に追加

そして、交流入力電圧の投入に応じて生じる突入電流が定常レベルになったときに応じて、このＭＯＳ−ＦＥＴＱ3をオンさせ、突入電流抑制抵抗ＲｉをパスしてＭＯＳ−ＦＥＴＱ3に整流電流を流すようにする。 - 特許庁